JPH0225347A - データ密度変換制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はプリント出力イメージのドツト密度変換による
画像の縮小に関し、特に任意のパルス列ごとにデータを
間引いた密度変換制御に関する。

（従来の技術） 従来、プリント出力イメージのドツト密度変換による画
像縮小はプログラムによるものであった。

（発明が解決しようとする課題） 上述した従来のドツト密度変換はプログラム処理による
ものであるため、処理時間が長くかかり、プリンタの印
字速度を低下させるという欠点がある。

本発明の目的は、画像データをハードウェアでデータ密
度変換制御することにより上記欠点を除去し、プリンタ
の印字速度を低下することかないように構成したデータ
密度変換制御回路を提供することにある。

（課題を解決するための手段） 本発明によるデータ密度変換制御回路は画像データ転送
部と、カウンタ群と、第１のクロック制御手段と、デー
タ制御・合成手段と、シフトレジスタと、第２のクロッ
ク制御手段とを具備して構成したものである。

画像データ転送部は、画像データを転送するためのもの
である。

カウンタ群はそれぞれＮ進、Ｎ＋１進、Ｎ−）２進のカ
ウンタを備えて任意のデータ数ごとに画像データを間引
くクロックを生成するためのものである。

第１のクロック制御手段は、カウンタ群に対してデータ
を間引くクロックを供給するためのものである。

データ制御・合成手段は、カウンタ群のクロック出力に
より画像データ転送部から送出された画像データを任意
のデータ数ごとに間引くためのものである。

シフトレジスタは、データ制御・合成手段より間引かれ
て出力されたデータを順次、記憶しておくためのもので
ある。

第２のクロック制御手段は、シフトレジスタに対して上
記間引かれたデータに対応したクロックを供給するため
のものである。

（実施例） 次に、本発明について図面を参照して説明する。

第１図は、本発明によるデータ密度変換制御回路の一実
施例を示すブロック図である。

第１図において、１は画像データ転送部、２はＮ進カウ
ンタ、３はＮ＋１進カウンタ、４はＮ＋２進カウンタ、
５はクロック制御回路、６はデータ制御回路、７はデー
タ書込み部、８はシフトレジスタ群、９はデータ合成回
路、１０はクロック制御回路である。また、クロック制
御回路５において、５１はフリラグフロップ、５２はＡ
ＮＤゲートである。

第２図は、第１図に示すデータ密度変換制御回路の各部
の動作管示すタイムチャートである。

第３図は、密度変換によって画像縮小された出力イメー
ジを示す説明図である。

本発明によるデータ密度変換制御回路は、データ転送部
より送られてくる画像データを任意のデータ数ごとに間
引いて制御するものである。

第３図において、（ａ）は変換前画像データ、（ロ）は
変換画像データである。

以下、第１図〜第３図に従りて説明する。

任意のデータ数ごとにデータを間引くために、データ書
込み部７よりＮ進カウンタ２、Ｎ＋１進カウンタ３、な
らびにＮ＋２進カウンタ４へそれぞれ所望の値を書込む
。同時に、データ転送部１より画像データをデータ制御
部６へ入力し、画像転送りロックをクロック制御回路５
゜１０へそれぞれ入力する。

次に、第２図に示すようにデータ書込み部７よりのＳＥ
Ｌ信号を制御することによって、ＳＥＬ信号が高レベル
のときには転送りロックはそれぞれＮ進カウンタ２．Ｎ
＋１進カウンタ３、ならびにＮ＋２進カウンタに入力さ
れ、Ｎ−１番目のクロックでＮ進カウンタ２はキャリー
信号を発生し、またＮ番目のクロックでＮ＋１進カウン
タ３はキャリー信号を発生する。

そこで、キャリー出力がクロック制御回路５に入力され
、シフトレジスタ８に接続されるクロックがタイムチャ
ートに示される期間Ｔの間に制御され、Ｎ番目のクロッ
クではデータＢはシフトレジスタ８へ転送されない。

Ｎ進カウンタ２のキャリー信号によりＮ番目のクロック
で転送されるべきデータＢがデータ制御回路６に保持さ
れる。次のＮ＋１番目のクロックパルスにおいて、Ｎ＋
１番目に送られてくるデータＣと、データ制御回路６に
保持しておいたデータＢとがデータ合成回路９によって
ＯＲ演算される。

上記によってデータＢ十Ｃがシフトレジスタ８に送られ
、データは間引かれたことになる。

これによって、元の画像データは第３図に示すように縮
ノドされて出力される。

ＳＥＬ信号が低レベルのときには、転送りロックはＮ進
カウンタ２、Ｎ＋１進カウンタ３、およびＮ＋２進カウ
ンタ４のいずれにも供給されないので、データは間引か
れない。従って〜転送りロックに同期した画像データの
みがシフトレジスタ群８に供給され、密度変換されてい
ないデータが転送される。

（発明の効果） 以上説明したように本発明は、画像データをハードウェ
アでデータ密度変換制御することによって、プリンタの
印字速度を高速化できると云う効果がある。

【図面の簡単な説明】

第１図は、本発明によるデータ密度変換制御回路の一実
施例を示すブロック図である。 第２図は、第１図の各部の信号を示すタイムチャートで
ある。 第３図は、本発明による画像データ密度変換の効果を示
す説明図である。 ト・・画像データ転送部 ２・・・Ｎ進カウンタ ３・・・Ｎ＋１進カウンタ ４・・・Ｎ＋２進カウンタ ５・・・クロック制御回路 ６・・・データ制御回路 ７・・・データ書込４部 ８・・・シフトレジスタ ９・・・データ合成回路 １０・・・クロック制御回路 ５１・・・フリラグフロップ ５２・・・ＡＮＤゲート

Claims (1)

【特許請求の範囲】
1. 画像データを転送するための画像データ転送部と、それ
   ぞれＮ進、Ｎ＋１進、およびＮ＋２進のカウンタを備え
   て任意のデータ数ごとに前記画像データを間引くクロッ
   クを生成するためのカウンタ群と、前記カウンタ群に対
   して前記データを間引くクロックを供給するための第１
   のクロック制御手段と、前記カウンタ群のクロック出力
   により前記画像データ転送部から送出された前記画像デ
   ータを前記任意のデータ数ごとに間引くためのデータ制
   御・合成手段と、前記データ制御・合成手段より間引か
   れて出力されたデータを順次、記憶しておくためのシフ
   トレジスタと、前記シフトレジスタに対して前記間引か
   れたデータに対応したクロックを供給するための第２の
   クロック制御手段とを具備して構成したことを特徴とす
   るデータ密度変換制御回路。