JPH02253647A - 半導体ケース - Google Patents
半導体ケースInfo
- Publication number
- JPH02253647A JPH02253647A JP7375089A JP7375089A JPH02253647A JP H02253647 A JPH02253647 A JP H02253647A JP 7375089 A JP7375089 A JP 7375089A JP 7375089 A JP7375089 A JP 7375089A JP H02253647 A JPH02253647 A JP H02253647A
- Authority
- JP
- Japan
- Prior art keywords
- sides
- semiconductor
- lead terminals
- external lead
- case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、電子機器等に使用される半導体ケースに関し
、特に外部に導出するリード端子の配線のピッチ間隔を
変化させることによって、プリント配線基板の配線率を
向上させるようにした半導体ケースに関する。
、特に外部に導出するリード端子の配線のピッチ間隔を
変化させることによって、プリント配線基板の配線率を
向上させるようにした半導体ケースに関する。
［従来の技術］
従来、この種の半導体ケースは第３図に示すようになっ
ていた。すなわち、封止容器１２から導出する外部リー
ド端子１３の数は各辺とも一定であり、さらにそれぞれ
の端子のピッチ間隔は同一寸法になっていた。
ていた。すなわち、封止容器１２から導出する外部リー
ド端子１３の数は各辺とも一定であり、さらにそれぞれ
の端子のピッチ間隔は同一寸法になっていた。
上述した従来の半導体ケースでは、外部リード端子の導
出端子か各辺一定であり、かつ同一寸法のピッチ間隔で
あった。そのため、例えば半導体の高集積化に伴ない外
部リード端子の数が増加した場合には、所定のケースサ
イズに収めるために必然的にリード端子のピッチ間隔を
挟めることになった。
出端子か各辺一定であり、かつ同一寸法のピッチ間隔で
あった。そのため、例えば半導体の高集積化に伴ない外
部リード端子の数が増加した場合には、所定のケースサ
イズに収めるために必然的にリード端子のピッチ間隔を
挟めることになった。
そして、この半導体をプリント配線基板上に搭載した場
合には、半導体の外部リード端子に対応して配設したバ
ッド間が狭くなり、通常に配置されたバッド間での配線
が困難になった。
合には、半導体の外部リード端子に対応して配設したバ
ッド間が狭くなり、通常に配置されたバッド間での配線
が困難になった。
これを解決するために、パット間以外の他のスペースを
利用して配線パターンを行う手段がとられ、必然的にプ
リント配線基板か大型化してきた。また、これにともな
って、プリント配線基板の基板層の数も増加する傾向に
あり、製造のためのコスト高をまねくようになってきた
。
利用して配線パターンを行う手段がとられ、必然的にプ
リント配線基板か大型化してきた。また、これにともな
って、プリント配線基板の基板層の数も増加する傾向に
あり、製造のためのコスト高をまねくようになってきた
。
本発明は上述した問題点にかんがみてなされたもので、
半導体ケースの外部導出のリード端子のピッチ間隔な各
辺ごとに任意に変化させることによって、半導体の高集
積化にともなうプリント配線基板の配線率の向上を図り
、かつコスト的にも低く抑えることか可能な半導体ケー
スの提供を目的とする。
半導体ケースの外部導出のリード端子のピッチ間隔な各
辺ごとに任意に変化させることによって、半導体の高集
積化にともなうプリント配線基板の配線率の向上を図り
、かつコスト的にも低く抑えることか可能な半導体ケー
スの提供を目的とする。
［課題の解決手段］
上記目的を達成するために本考案の半導体ケースは、封
止容器の各辺から導出した複数の外部リード端子を有す
る半導体ケースにおいて１封止容器の各辺から導出する
外部リード端子のピッチ間隔を、各辺ごとに任意に変化
させた構成とじである。
止容器の各辺から導出した複数の外部リード端子を有す
る半導体ケースにおいて１封止容器の各辺から導出する
外部リード端子のピッチ間隔を、各辺ごとに任意に変化
させた構成とじである。
［実施例］
以下、本考案の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例である半導体ケースの全体斜
視図、第２図は本実施例の半導体ケースを搭載するプリ
ント配線基板の平面図である。
視図、第２図は本実施例の半導体ケースを搭載するプリ
ント配線基板の平面図である。
図面において、ｌは半導体ケース本体である。
この半導体ケース本体ｌは封止容器２と、封止容器２の
四辺から導出する外部リード端子３とて構成されている
。
四辺から導出する外部リード端子３とて構成されている
。
このとき、半導体ケース２の辺２０ａと辺２１ａから導
出する外部リード端子３のピッチ間隔は異なっており１
辺２０ａは辺２１ａにくらべそのピッチ間隔は広い、ま
た、辺２０ａに対向する辺２０ｂ、及び辺２１ａに対向
する辺２１ｂには、それぞれ対応する数の外部リード端
子３が導出しである。
出する外部リード端子３のピッチ間隔は異なっており１
辺２０ａは辺２１ａにくらべそのピッチ間隔は広い、ま
た、辺２０ａに対向する辺２０ｂ、及び辺２１ａに対向
する辺２１ｂには、それぞれ対応する数の外部リード端
子３が導出しである。
一方、４はプリント配線基板であり、半導体ケース１の
外部リード端子３の数に対応して半導体搭載用バット５
が配置しである。また、６は配線パターンであり半導体
搭載用バッド５の間に印刷配線されている。
外部リード端子３の数に対応して半導体搭載用バット５
が配置しである。また、６は配線パターンであり半導体
搭載用バッド５の間に印刷配線されている。
したかって、このような構成から、なる半導体ケースを
プリント配線基板に搭載すると、搭載面の配線方向にピ
ッチ間隔の広い辺２０ａ、２０ｂを位置させ、それぞれ
の外部リード端子３を半導体搭載用パッド５上に固定し
、装着を行う。
プリント配線基板に搭載すると、搭載面の配線方向にピ
ッチ間隔の広い辺２０ａ、２０ｂを位置させ、それぞれ
の外部リード端子３を半導体搭載用パッド５上に固定し
、装着を行う。
［発明の効果］
以上説明したように本発明によれば、半導体ケースの外
部リード端子のピッチ間隔を任意に変化させることによ
ってプリント配線基板の配線率の向上を図るとともに、
コスト的にも低く抑えることが回部になるといった効果
がある。
部リード端子のピッチ間隔を任意に変化させることによ
ってプリント配線基板の配線率の向上を図るとともに、
コスト的にも低く抑えることが回部になるといった効果
がある。
第１図は本発明の一実施例である半導体ケースの全体斜
視図、第２図は本実施例の半導体ケースを搭載するプリ
ント配線基板の平面図、第３図は従来の半導体ケースの
全体斜視図、第４図は従来の半導体ケースを搭載するプ
リント配線基板の平面図である。 ｌ：半導体ケース本体 ２：封止容器 ２０ａ、２０ｂ、２１ａ、２１ｂ：辺 ３：外部リード端子 ４ニブリント配線基板 ５：半導体搭載用バウド ６：配線パターン 代理人 弁理士 渡 辺 喜 平 第 図 第 図 第 図 第 図
視図、第２図は本実施例の半導体ケースを搭載するプリ
ント配線基板の平面図、第３図は従来の半導体ケースの
全体斜視図、第４図は従来の半導体ケースを搭載するプ
リント配線基板の平面図である。 ｌ：半導体ケース本体 ２：封止容器 ２０ａ、２０ｂ、２１ａ、２１ｂ：辺 ３：外部リード端子 ４ニブリント配線基板 ５：半導体搭載用バウド ６：配線パターン 代理人 弁理士 渡 辺 喜 平 第 図 第 図 第 図 第 図
Claims (1)
- 封止容器の各辺から導出した複数の外部リード端子を有
する半導体ケースにおいて、封止容器の各辺から導出す
る外部リード端子のピッチ間隔を各辺ごとに任意に変化
させたことを特徴とする半導体ケース。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7375089A JPH02253647A (ja) | 1989-03-28 | 1989-03-28 | 半導体ケース |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7375089A JPH02253647A (ja) | 1989-03-28 | 1989-03-28 | 半導体ケース |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02253647A true JPH02253647A (ja) | 1990-10-12 |
Family
ID=13527238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7375089A Pending JPH02253647A (ja) | 1989-03-28 | 1989-03-28 | 半導体ケース |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02253647A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729894A (en) * | 1992-07-21 | 1998-03-24 | Lsi Logic Corporation | Method of assembling ball bump grid array semiconductor packages |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57127155A (en) * | 1981-01-27 | 1982-08-07 | Citizen Watch Co Ltd | Switchover mechanism |
| JPS57192058A (en) * | 1981-05-22 | 1982-11-26 | Hitachi Ltd | Semiconductor device |
| JPS58173810A (ja) * | 1982-04-06 | 1983-10-12 | Matsushita Electric Ind Co Ltd | インダクタンス素子 |
-
1989
- 1989-03-28 JP JP7375089A patent/JPH02253647A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57127155A (en) * | 1981-01-27 | 1982-08-07 | Citizen Watch Co Ltd | Switchover mechanism |
| JPS57192058A (en) * | 1981-05-22 | 1982-11-26 | Hitachi Ltd | Semiconductor device |
| JPS58173810A (ja) * | 1982-04-06 | 1983-10-12 | Matsushita Electric Ind Co Ltd | インダクタンス素子 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729894A (en) * | 1992-07-21 | 1998-03-24 | Lsi Logic Corporation | Method of assembling ball bump grid array semiconductor packages |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7199478B2 (en) | Printed circuit board having an improved land structure | |
| JPS63211660A (ja) | 集積回路用高端子数パッケージ | |
| US20080023848A1 (en) | Semiconductor device and its wiring method | |
| US5095407A (en) | Double-sided memory board | |
| US5324985A (en) | Packaged semiconductor device | |
| JP3138539B2 (ja) | 半導体装置及びｃｏｂ基板 | |
| US5251107A (en) | Semiconductor package | |
| EP0036907B1 (en) | Multi-lead plug-in type package for circuit element | |
| JPS6013186Y2 (ja) | 電気コネクタ | |
| JP3656307B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JPS5980957A (ja) | 半導体装置 | |
| JPS6384057A (ja) | 半導体ケ−ス | |
| KR100720410B1 (ko) | 수동소자가 패턴된 반도체 패키지용 섭스트레이트 | |
| JP2785475B2 (ja) | 半導体素子搭載用配線装置 | |
| JPH03205859A (ja) | 半導体装置 | |
| JPS5816186Y2 (ja) | プリント基板の配線構造 | |
| JPS62281454A (ja) | 電子回路部品の実装方法 | |
| JP2527326Y2 (ja) | 回路基板装置 | |
| JPH04243187A (ja) | プリント基板 | |
| JPH056683Y2 (ja) | ||
| JPH0327561A (ja) | 半導体装置 | |
| JPH04328849A (ja) | 半導体装置用パッケージ | |
| JPH0362559A (ja) | 集積回路パッケージ | |
| JPH04167450A (ja) | 半導体素子搭載用配線装置 | |
| JPH01179442A (ja) | 表面実装型電子部品 |