JPH0362559A - 集積回路パッケージ - Google Patents
集積回路パッケージInfo
- Publication number
- JPH0362559A JPH0362559A JP19756589A JP19756589A JPH0362559A JP H0362559 A JPH0362559 A JP H0362559A JP 19756589 A JP19756589 A JP 19756589A JP 19756589 A JP19756589 A JP 19756589A JP H0362559 A JPH0362559 A JP H0362559A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit package
- terminals
- terminal
- external terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 abstract description 6
- 230000004308 accommodation Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路パッケージに関し、特に側面に形式さ
れた外部端子を有する集積回路パッケージに関する。
れた外部端子を有する集積回路パッケージに関する。
従来の集積回路パッケージ、主に、リードレスチップキ
ャリアについて第２図を用いて説明する。
ャリアについて第２図を用いて説明する。
従来の集積回路パッケージ５は、複数の外部端子６．〜
６１０を含む外部端子列を有している。集積回路パッケ
ージ５の一側面のそれぞれに配置されている外部端子は
、６１〜６１０の複数個から成る一列のみであり、−側
面に対して配置可能な端子数は側面の長さ（、外部端子
の幅ｋ、外部端子相互の間隔ｊによって決まる。ここで
、端子相互の間隔ｊは、主に、パッケージ製造時におけ
る加工精度により、又、端子の幅には、主に、基板実装
時の実装精度によりそれぞれ制限を受けるので、ある程
度以上の微細化は困難である。
６１０を含む外部端子列を有している。集積回路パッケ
ージ５の一側面のそれぞれに配置されている外部端子は
、６１〜６１０の複数個から成る一列のみであり、−側
面に対して配置可能な端子数は側面の長さ（、外部端子
の幅ｋ、外部端子相互の間隔ｊによって決まる。ここで
、端子相互の間隔ｊは、主に、パッケージ製造時におけ
る加工精度により、又、端子の幅には、主に、基板実装
時の実装精度によりそれぞれ制限を受けるので、ある程
度以上の微細化は困難である。
この為、従来の集積回路パッケージ５において、内蔵す
る集積回路基板が小さなものであっても、外部端子が多
数必要となるものは、必然的に、その外部端子に応じた
側面長１が必要となり、結果として、広い底面を有する
大形の集積回路パッケージとならざるを得なかった。
る集積回路基板が小さなものであっても、外部端子が多
数必要となるものは、必然的に、その外部端子に応じた
側面長１が必要となり、結果として、広い底面を有する
大形の集積回路パッケージとならざるを得なかった。
上述した従来の集積回路パッケージは、−側面にそれぞ
れ−列の外部端子しか配列されていない為、パッケージ
の大きさに対する外部端子の収容能力が低く、多数の外
部端子が必要となる場合、必然的に側部長を長くする必
要があり、結果として、広い底面を有する大形の集積回
路パッケージとならざるを得なかった。この事は、集積
回路パッケージの基板実装時におけるスペース利用率の
低下を招き、結果として、セット全体の大形化、高価格
化に結び付くという様々な欠点があった。
れ−列の外部端子しか配列されていない為、パッケージ
の大きさに対する外部端子の収容能力が低く、多数の外
部端子が必要となる場合、必然的に側部長を長くする必
要があり、結果として、広い底面を有する大形の集積回
路パッケージとならざるを得なかった。この事は、集積
回路パッケージの基板実装時におけるスペース利用率の
低下を招き、結果として、セット全体の大形化、高価格
化に結び付くという様々な欠点があった。
本発明の目的は、基板実装時におけるスペース利用率が
高く、小形化、低価格化に対応できる集積回路パッケー
ジを提供することにある。
高く、小形化、低価格化に対応できる集積回路パッケー
ジを提供することにある。
本発明は、側面に外部端子を有する集積回路パッケージ
において、前記外部端子が一側面に対してそれぞれ少な
くとも２列配列され、かつ、隣接するそれぞれの列の前
記外部端子の相対位置が前記列の配列方向にずれて配置
されている〔実施例〕 次に、本発明の実施例について図面を参照して説明する
。
において、前記外部端子が一側面に対してそれぞれ少な
くとも２列配列され、かつ、隣接するそれぞれの列の前
記外部端子の相対位置が前記列の配列方向にずれて配置
されている〔実施例〕 次に、本発明の実施例について図面を参照して説明する
。
第１図は本発明の一実施例の斜視図である。
第１図に示すように、集積回路パッケージ１は一側面に
対し、それぞれ外部端子２１〜２１０及び３１〜３１ｏ
から成る２列の外部端子列を有しており、外部端子２１
〜２１０のＸ方向における幅はすべてｂ、同じく３１〜
３１ｏのＸ方向における幅はすべてｄであって、それぞ
れの間隔は全てａ、ｃである。
対し、それぞれ外部端子２１〜２１０及び３１〜３１ｏ
から成る２列の外部端子列を有しており、外部端子２１
〜２１０のＸ方向における幅はすべてｂ、同じく３１〜
３１ｏのＸ方向における幅はすべてｄであって、それぞ
れの間隔は全てａ、ｃである。
一般的に集積回路パッケージ１を基板に実装する場合、
基板からの基板端子４は、基板に対して垂直方向に形成
され、集積回路パッケージ１上の外部端子３１０と接続
される。この時、基板端子４と外部端子３１ｏの接点に
おけるＸ方向に対する誤差は基板端子４の基板に対する
垂直性に左右され厳密に制御する事が困難であるので、
接触不良及び他の外部端子とのショート等を回避する為
に、外部端子のＸ方向に対する幅ｄ及びｂをあまり狭く
出来ない。
基板からの基板端子４は、基板に対して垂直方向に形成
され、集積回路パッケージ１上の外部端子３１０と接続
される。この時、基板端子４と外部端子３１ｏの接点に
おけるＸ方向に対する誤差は基板端子４の基板に対する
垂直性に左右され厳密に制御する事が困難であるので、
接触不良及び他の外部端子とのショート等を回避する為
に、外部端子のＸ方向に対する幅ｄ及びｂをあまり狭く
出来ない。
これに対して、基板端子４と外部端子３１０の接点にお
ける２方向に対する誤差は、基板端子４の長さに左右さ
れるので、前記Ｘ方向の誤差に比べ制御が容易であり、
外部端子の２方向の幅ｆ、ｇをより狭く出来る。さらに
、集積回路パッケージｌにおけるパッケージ厚ｉは集積
回路パッケージの機械的強度及び内部構造によりその最
小値が制限される為、はとんどの場合ある程度の厚さを
持っており、外部端子において必要とされる２方向に対
する幅ｆ及びｇの数倍の値となっている。
ける２方向に対する誤差は、基板端子４の長さに左右さ
れるので、前記Ｘ方向の誤差に比べ制御が容易であり、
外部端子の２方向の幅ｆ、ｇをより狭く出来る。さらに
、集積回路パッケージｌにおけるパッケージ厚ｉは集積
回路パッケージの機械的強度及び内部構造によりその最
小値が制限される為、はとんどの場合ある程度の厚さを
持っており、外部端子において必要とされる２方向に対
する幅ｆ及びｇの数倍の値となっている。
以上の事から、第１図の様に一側面に対して、それぞれ
２列以上の外部端子列を配置する事が可能であり、それ
によって、集積回路パッケージの側面に配置された外部
端子数を大幅に増やす事が出来る。
２列以上の外部端子列を配置する事が可能であり、それ
によって、集積回路パッケージの側面に配置された外部
端子数を大幅に増やす事が出来る。
さらに、第１図の様に上下に接する外部端子の中心をず
らす事により、基板端子の形状及び配置方法を複雑にす
る事なく、外部端子の収容能力を大幅に向上出来る。
らす事により、基板端子の形状及び配置方法を複雑にす
る事なく、外部端子の収容能力を大幅に向上出来る。
以上説明した様に本発明は、集積回路パッケージの一側
面において、上下方向に対し２列以上の外部端子列を持
ち、それら外部端子のうち上下に隣接するものについて
は、その外部端子中心を左右にずらして配置する事によ
って、基板実装時の制限を悪化させる事なく、集積回路
パッケージに対する外部端子の収容能力を大幅に向上さ
せる効果がある。
面において、上下方向に対し２列以上の外部端子列を持
ち、それら外部端子のうち上下に隣接するものについて
は、その外部端子中心を左右にずらして配置する事によ
って、基板実装時の制限を悪化させる事なく、集積回路
パッケージに対する外部端子の収容能力を大幅に向上さ
せる効果がある。
第１図は本発明の一実施例の斜視図、第２図は従来の集
積回路パッケージの一例の斜視図である。 １．５・・・集積回路パッケージ、２、〜２１ｏ。 ３□〜３、ｏ、６１〜６１０・・・外部端子、４・・・
基板端子。
積回路パッケージの一例の斜視図である。 １．５・・・集積回路パッケージ、２、〜２１ｏ。 ３□〜３、ｏ、６１〜６１０・・・外部端子、４・・・
基板端子。
Claims (1)
- 側面に外部端子を有する集積回路パッケージにおいて、
前記外部端子が一側面に対してそれぞれ少なくとも２列
配列され、かつ、隣接するそれぞれの列の前記外部端子
の相対位置が前記列の配列方向にずれて配置されている
事を特徴とする集積回路パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19756589A JPH0362559A (ja) | 1989-07-28 | 1989-07-28 | 集積回路パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19756589A JPH0362559A (ja) | 1989-07-28 | 1989-07-28 | 集積回路パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0362559A true JPH0362559A (ja) | 1991-03-18 |
Family
ID=16376618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19756589A Pending JPH0362559A (ja) | 1989-07-28 | 1989-07-28 | 集積回路パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0362559A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004022893A (ja) * | 2002-06-18 | 2004-01-22 | Kyocera Corp | 配線基板 |
| JP2004022840A (ja) * | 2002-06-17 | 2004-01-22 | Kyocera Corp | 配線基板 |
-
1989
- 1989-07-28 JP JP19756589A patent/JPH0362559A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004022840A (ja) * | 2002-06-17 | 2004-01-22 | Kyocera Corp | 配線基板 |
| JP2004022893A (ja) * | 2002-06-18 | 2004-01-22 | Kyocera Corp | 配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4956694A (en) | Integrated circuit chip stacking | |
| JPS60500111A (ja) | 半導体チツプパツケ−ジ | |
| US7282796B2 (en) | Electronic assembly having a more dense arrangement of contacts that allows for routing of traces to the contacts | |
| US10720400B2 (en) | Semi-conductor package structure | |
| JPH0362559A (ja) | 集積回路パッケージ | |
| JPS6318654A (ja) | 電子装置 | |
| US3691429A (en) | Mounting structure for miniature circuit elements | |
| US8102667B2 (en) | Method and apparatus for spatially optimizing surface mount pads on a ball grid array package | |
| JPH10290058A (ja) | プリント基板 | |
| JPS5915500Y2 (ja) | 半導体記憶装置 | |
| JPS6334969A (ja) | 半導体記憶装置 | |
| JPS6016453A (ja) | 集積回路装置用パツケ−ジ | |
| JPH02125648A (ja) | 半導体装置パッケージ | |
| JP2001053217A (ja) | 三次元半導体装置用スタックキャリアおよび三次元半導体装置 | |
| JPS6169159A (ja) | 集積回路装置 | |
| JPH05251671A (ja) | ゲートアレイ方式の半導体集積回路装置 | |
| JPH05183089A (ja) | 半導体素子のパッケージ | |
| KR20010004009A (ko) | 반도체 패키지의 외부 접속 단자 배열 방법 | |
| JPH02253647A (ja) | 半導体ケース | |
| JPH06260583A (ja) | 半導体パッケージ | |
| JPS582091A (ja) | 印刷配線基板 | |
| JPS63161638A (ja) | 半導体集積回路の電源配線方法 | |
| JPS61126679A (ja) | 磁気バブルメモリデバイス | |
| JPH0577198B2 (ja) | ||
| JP2005005601A (ja) | 印刷回路配線板の配線レイアウト構造 |