JPH02254815A - 入出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は電気回路の入出力回路に関するもので、特に信
号の入出力を共通の端子を用いて行うだめの各種制御基
板、ＬＳＩあるいはＩＣ等の入出力回路部分に関するも
のである。

〈従来の技術〉 一般に、特定の端子を信号の入力にも出力にも利用しよ
うとする場合には、信号の干渉や素子の破壊などを防ぐ
ために、共通の端子に入力信号線と出力信号線とを必要
に応じて切り替えて接続して使用する必要がある。

従来、本目的には第２図に示すような回路が用いられて
いる。この回路では信号用パッド３に入力信号線４と出
力信号線５が出力信号制御部１００を介して接続されて
いる。ここで出力信号制御部１００はインバータ回路１
０５、ＮＡＮＤ回路１０３、ＮＯＲ回路１０４及び出力
信号線のインピーダンスを切り替えるだめのＰチャンネ
ルＭＯ５ＦＥＴＩＯＩとＮチャンネルＭＯ３ＦＥＴ１０
２から構成されている。この回路では、出力信号線５に
出力された出力信号は、制御信号線６の制御信号ととも
にＮＡＮＤ回路１０３及びＮＯＲ回路１０４にそれぞれ
分割されて入力され、制御信号と出力信号との間でＮＡ
ＮＤ及びＮＯＲ演算がされた後、ＰチャンネルＭＯ５Ｆ
ＥＴＩＯＩ　とＮチャンネルＭＯ５ＦＥＴ１０２　とへ
それぞれ入力される。この出力用ＭＯＳＦＥＴ対１０１
．１０２は制御信号線６の信号レベルに応じて出力信号
線５０の状態を高インピーダンス状態と低インピーダン
ス状態との間で切り替える。出力信号線５０が低インピ
ーダンス状態になされている場合には、出力信号線５の
状態に応じて出力信号線５０の信号レベルが変化するの
で、信号用パッド３は出力端子として機能する。

一方、出力信号線５０が高インピーダンスの状態になさ
れている場合には、信号用パッド３側からみると出力信
号線５は接続されていない参〇電気的に等価となる。従
ってこの場合には信号用パッド３は入力端子として機能
する。

〈発明が解決しようとする課題〉 上記のように従来の回路においては、出力信号制御部１
００において制御信号と出力信号とを演算処理した結果
として出力信号＠５０の状態が決まる。このため出力信
号制御部１００を構成する回路素子数は多くならざるを
得ない。また制御信号と出力信号とをＮＡＮＤ回路１０
３及びＮＯＲ回路１０４において演算処理するために、
出力の遅延時間が演算回路の特性に依存してしまうため
に、高速動作が困難となる上に、入出力端子ごとに遅延
時間を変更して、端子の用途に応じて瞬時電流を抑制す
ることもまた困難であるという欠点があった。

本発明はこのような点に鑑みてなされたもので、少ない
回路素子数で、出力遅延時間が論理演算回路に依存せず
、高速動作が可能な入出力双方向回路を提供することを
目的としている。

く課題を解決するだめの手段〉 上記の目的を達成するため本発明は、入力信号線と出力
信号線の双方に接続された入出力双方向端子を備えた入
出力回路を、前記入出力双方向端子へ至る出力信号線に
、入出力制御信号に応じて前記出力信号線の状態を、高
インピーダンス状態と低インピーダンス状態との間で切
り換えるためのトランスファーゲートを設けることによ
って構成する。

〈作用〉 入出力双方向端子へ至る出力信号線のインピー２．２４
、出力信号＠。途やよつけえ、、アユ。

アーゲートによって、入出力制御信号に応じて、高い状
態と低い状態との間で切り換える。

〈実施例〉 以下、本発明に係る入出力回路の一例を第１図を参照し
て詳細に説明する。

信号用パッド３には入力信号線４０と出力信号線５０と
が共に接続されている。入力回路部分は異常な信号入力
から内部回路を保護するだめの入力保護回路７及び２段
のインバータ回路８．９で構成される。

一方、出力回路部分は、２段のインバータ回路１０．１
１及びトランスファゲート１を介して信号用パッド３に
至る回路を構成する。また回路の機能を入力機能と出力
機能との間で切り換えるだめの制御信号線６はインバー
タ回路２に接続される。前記インバータ回路２の入力信
号及び出力信号の双方がトランスファーゲート１の両端
に各々接続されて、トランスファーゲート１の状態を切
り換える。

本回路を出力回路として使用する場合には、制御信号線
６に出力された入出力制御信号によってトランスファー
ゲート１を開溝する。これによって出力信号線５に出力
された内部論理セル部分の出力信号は、出力回路部分の
インバータ回路１０．１１によって波形整形された後ト
ランスファーゲート１を経て出力信号線５０から信号用
パッド３を介してチップ外へ出力される。一方、本回路
を入力回路として使用する場合には、制御信号線６に°
出力された入出力制御信号によってトランスファーゲー
ト１を閉じる。これによって出力信号線５０は高インピ
ーダンス状態になされ、信号用パッド３からみると電気
的には出力信号線５は接続されていないのと等価となる
。従って、チップ外から入力信号線４０に入力された信
号は入力回路部分の入力保護回路７及びインバータ回路
８．９を経て入力信号線４から内部論理セル部分に入力
される。以上のように信号用パッド３は、入出力双方向
端子として使用することが可能となる。

またトランスファゲート１を構成する電界効果トランジ
スタのチャンネル長を変えることによって出力インピー
ダンスを調整し得る。

〈発明の効果〉 本発明によれば、出力信号の出力回路部分に起因する遅
延時間は、従来のもののように入出力側・御信号と論理
演算を実施する必要がないため、大幅に短縮することが
できる。

また、出力回路部分での遅延時間をトランスファーゲー
トを構成する電界効果トランジスタのチャンネル長を変
えることによって制御することができるので、出力端子
ごとに遅延時間を調整することができ、また容易に瞬時
電流の増加を抑制することができる。

さらに、入出力制御のだめの素子数が減少するため高集
積化にも適しているという効果が得られる０

【図面の簡単な説明】

第１図は本発明に係る入出力回路の一例を示す回路図、
第２図は従来の入出力回路の一例を示す回路図である。 １・・・トランスファーゲート、２・・・インバータ回
路、３・・信号用パッド、４・・・入力信号線、５・・
・出力信号線、

Claims (1)

【特許請求の範囲】
1. １、入力信号線と出力信号線の双方に接続された入出力
   双方向端子を備えた入出力回路において、前記入出力双
   方向端子へ至る出力信号線に、入出力制御信号に応じて
   前記出力信号線の状態を、高インピーダンス状態と低イ
   ンピーダンス状態との間で切り換えるためのトランスフ
   ァーゲートを設けたことを特徴とする入出力回路。