JPH0225548B2 - - Google Patents
Info
- Publication number
- JPH0225548B2 JPH0225548B2 JP57233973A JP23397382A JPH0225548B2 JP H0225548 B2 JPH0225548 B2 JP H0225548B2 JP 57233973 A JP57233973 A JP 57233973A JP 23397382 A JP23397382 A JP 23397382A JP H0225548 B2 JPH0225548 B2 JP H0225548B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- words
- command
- specific
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 125000004122 cyclic group Chemical group 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】
本発明は、命令デコーダにより命令語を解読
し、この命令語に対応する演算処理を実行するス
トアードプログラム方式演算装置に関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a stored program arithmetic device that decodes an instruction word using an instruction decoder and executes arithmetic processing corresponding to the instruction word.
周知のようにこの種の演算装置として、アキユ
ムレータ、命令デコーダ、タイミング信号発生回
路等を1個のLSIチツプの中に収めたマイクロコ
ンピユータがある。このマイクロコンピユータ
は、そのデータバスに接続されたプログラムメモ
リの記憶内容(命令語)を変えるのみで各種の制
御を行うことができるという汎用性を備えている
ため、ゲーム装置、事務処理機器などに広く用い
られている。 As is well known, as this type of arithmetic device there is a microcomputer in which an accumulator, an instruction decoder, a timing signal generation circuit, etc. are housed in a single LSI chip. This microcomputer has the versatility of being able to perform various types of control simply by changing the stored contents (command words) of the program memory connected to the data bus, so it can be used in game devices, office processing equipment, etc. Widely used.
ところが、このようなマイクロコンピユータの
応用機器を製造するメーカにおいては、ハードウ
エアまたはソフトウエアの模倣あるいはコピーに
対する保護対策が大きな課題となつている。 However, for manufacturers of such microcomputer application equipment, protection measures against imitation or copying of hardware or software have become a major issue.
すなわち、最近のマイクロコンピユータはハー
ドウエア自体が非常に一般化されてきつつある。
このため、後発メーカは先発メーカが開発した応
用機器におけるプログラムメモリの記憶内容を解
読するのみで先発メーカと同等品あるいは類似品
を極めて簡単に製造することができるようにな
り、先発メーカは多額の開発費用も回収できない
ばかりか、大きな経済的打撃を受けてしまうとい
う事態が生ている。このため、先発メーカにおい
てはソフトウエアをはじめシステム全体のハード
ウエアの模倣あるいはコピーに対する保護対策が
大きな課題となつている。 That is, the hardware itself of recent microcomputers is becoming extremely common.
For this reason, later manufacturers can very easily manufacture products equivalent to or similar to the first manufacturer by simply decoding the contents of the program memory of the application equipment developed by the first manufacturer, and the first manufacturer can easily produce products that are equivalent to or similar to the first maker. Not only are development costs unable to be recovered, but the situation has also resulted in a huge economic blow. For this reason, it has become a major issue for advanced manufacturers to take measures to protect against imitation or copying of the hardware of the entire system, including software.
本発明はこのような事情に鑑みなされたもの
で、その目的は類似品あるいは同等品の製造が著
しく困難なストアードプログラム方式演算装置を
提供することにある。 The present invention has been made in view of these circumstances, and its purpose is to provide a stored program arithmetic device for which it is extremely difficult to manufacture similar or equivalent products.
このために本発明は、外部の表示装置に特定情
報を表示させ、かつこの表示情報をサイクリツ
ク・リダンダンシ法などにより検査し、その検査
結果が予め定められた内容と一致するときのみ所
定の命令語群の解読動作を可能なように構成し、
不一致のときには所定の命令語群のうち特定の命
令語群の解読動作を禁止または変えるように構成
したものである。 To this end, the present invention displays specific information on an external display device, inspects this displayed information using a cyclic redundancy method, etc., and only when the inspection result matches predetermined content does a predetermined command word appear. Configure the group to enable decoding operation,
When there is a mismatch, the decoding operation of a specific command word group out of a predetermined command word group is prohibited or changed.
以下、図示する実施例に基づき本発明を詳細に
説明する。 Hereinafter, the present invention will be explained in detail based on illustrated embodiments.
第1図は本発明を適用した応用機器の一実施例
を示すブロツク図である。 FIG. 1 is a block diagram showing an embodiment of applied equipment to which the present invention is applied.
同図において、LSI化されたマイクロコンピユ
ータ(以下、CPU)1にはプログラムカウンン
タ10をはじめ各種の回路が設けられ、さらに命
令語を解読して該命令語に対応する演算処理を実
行するための制御信号を上記各種の回路に与える
命令デコーダ11と、外部の陰極線管表示装置2
に特定情報を表示させるための表示制御回路12
と、上記特定情報を表示するための表示信号をサ
イクリツク・リダンダンシ法により検査し、その
結果が予め定められた内容と不一致のときは命令
デコーダ11の解読動作を禁止する指示を与える
比較器内蔵の検査回路13とが設けられている。 In the figure, an LSI-based microcomputer (hereinafter referred to as CPU) 1 is equipped with various circuits including a program counter 10, and is also used to decode instruction words and execute arithmetic processing corresponding to the instruction words. a command decoder 11 that provides control signals to the various circuits described above; and an external cathode ray tube display device 2.
Display control circuit 12 for displaying specific information on
and a built-in comparator that inspects the display signal for displaying the specific information using the cyclic redundancy method, and gives an instruction to prohibit the decoding operation of the instruction decoder 11 if the result does not match the predetermined content. A test circuit 13 is provided.
一方、マイクロコンピユータ1のデータバス
DBおよびアドレスバスABには一連の命令語を
記憶したプログラムメモリ3と、表示装置2の表
示動作を制御するデイスプレイコントローラ4と
が設けられている。 On the other hand, the data bus of microcomputer 1
The DB and address bus AB are provided with a program memory 3 that stores a series of command words, and a display controller 4 that controls display operations of the display device 2.
このような構成において、電源が投入される
と、表示制御回路12は表示装置2に特定情報を
表示させるための制御命令情報を発生する。する
と、命令デコーダ11はこの制御命令情報を解読
し、特定情報を表示るための制御信号を発生す
る。これによつて、特定情報はデータバスDBを
介してデイスプレイコントローラ4に転送され、
このデイスプレイコントローラの制御動作によつ
て、表示装置2の表示画面に表示される。この場
合、特定情報を表示させるための制御命令情報
は、第2図に示すように、CPU1が実行可能な
集合Aの命令語群の中の集合Bの命令語群を除い
た残りの命令語群に属する命令語の組合せによつ
て構成されている。 In such a configuration, when the power is turned on, the display control circuit 12 generates control command information for causing the display device 2 to display specific information. Then, the command decoder 11 decodes this control command information and generates a control signal for displaying specific information. As a result, specific information is transferred to the display controller 4 via the data bus DB,
The information is displayed on the display screen of the display device 2 by the control operation of the display controller. In this case, the control instruction information for displaying the specific information is the remaining instruction words of the instruction word group of set A that can be executed by the CPU 1, excluding the instruction word group of set B. It is composed of a combination of command words belonging to a group.
一方、検査回路13は特定情報の表示が開始さ
れると、表示信号DSPを同期信号SYNCに同期
して順次読込む動作を開始する。そして、1画面
分の表示信号DSPの読込み動作が終了すると、
この表示信号DSPをサイクリツク・リダンダン
シ法により検査し、その検査結果が予め定められ
た値と一致としている場合には集合Aの全部の命
令語の解読動作を可能とするための指示を命令デ
コーダ11に与える。これにより、プログラムメ
モリ3に記憶された一連の命令語は命令デコーダ
11により解読され、その命令語に対応した演算
処理が順次実行されるようになる。 On the other hand, when the display of specific information is started, the inspection circuit 13 starts an operation of sequentially reading the display signal DSP in synchronization with the synchronization signal SYNC. Then, when the reading operation of the display signal DSP for one screen is completed,
This display signal DSP is inspected by the cyclic redundancy method, and if the inspection result matches a predetermined value, an instruction to enable decoding of all instruction words of set A is sent to the instruction decoder 11. give to As a result, a series of instruction words stored in the program memory 3 are decoded by the instruction decoder 11, and arithmetic processing corresponding to the instruction words is sequentially executed.
ところが、サイクリツク・リダンダンシ法によ
る検査結果が予め定められた値と一致しない場
合、検査回路13は集合Bの命令語群の解読動作
を禁止する指示を命令デコーダ11に与える。こ
のため、プログラムメモリ3に記憶された一連の
命令語のうち集合Bの命令語群に属する命令語は
解読されなくなる。すなわち、プログラムメモリ
3に記憶された一連の命令語に対応する演算処理
は実行不能となる。換言すれば、プログラムメモ
リ3に記憶された一連の命令語に対応する演算処
理は、表示制御回路12による特定情報を表示さ
せることによつてはじめて実行に移される。従つ
て、プログラムメモリ3の記憶内容をコピーした
のみでは類似品または相当品を簡単に製造できな
くなり、CPU1の内部構成の分析が必要となる。
しかし、CPU1の内部構成を分析するには高度
の技術と測定器類が必要となり、開発費用と同等
の経費を負担しなければならない。この結果、類
似品または同等品の製造が困難となり、少くとも
その製造意欲を減退させる効果が期待できる。 However, if the test result obtained by the cyclic redundancy method does not match a predetermined value, the test circuit 13 gives an instruction to the instruction decoder 11 to prohibit the decoding operation of the set B of instruction words. Therefore, among the series of instruction words stored in the program memory 3, instruction words belonging to the instruction word group of set B are no longer decoded. That is, the arithmetic processing corresponding to the series of instruction words stored in the program memory 3 becomes impossible to execute. In other words, the arithmetic processing corresponding to the series of command words stored in the program memory 3 is executed only after the display control circuit 12 displays specific information. Therefore, it is not possible to easily manufacture similar or equivalent products by simply copying the contents of the program memory 3, and analysis of the internal configuration of the CPU 1 is required.
However, analyzing the internal configuration of CPU 1 requires advanced technology and measuring instruments, and costs equivalent to the development costs must be borne. As a result, it becomes difficult to manufacture similar or equivalent products, and at least the effect of reducing the desire to manufacture them can be expected.
この場合、表示装置2に表示させる特定情報を
第3図の表示画像図に示すように開発メーカの名
称または商品名などの固有名称とすれば、ソフト
ウエアおよびハードウエアの完全な模倣であるこ
とが明らかとなり、この点でも模倣を禁止できる
という効果が期待できる。 In this case, if the specific information to be displayed on the display device 2 is a unique name such as the development manufacturer's name or product name, as shown in the display image diagram in Figure 3, it will be a complete imitation of the software and hardware. This will make it clear, and we can expect the effect of prohibiting imitation in this respect as well.
なお、集合Bの命令語群の解読動作を禁止する
のに代えて、例えば加算命令を論理和命令にとい
う具合に解読態様が異なるようにすればソフトウ
エアの解析が一段と困難になり、さらに優れた効
果が生じる。 Note that instead of prohibiting the decoding operation of the instruction word group of set B, if the decoding mode is changed, for example by changing the addition instruction to an OR instruction, software analysis will become even more difficult and the software will be even better. effect.
このように本発明においては特定情報が表示さ
れない場合は特定の命令語群の解読動作が禁止ま
たは別の態様に変更されるため、先発メーカが開
発した応用機器の同等品または類似品を簡単に製
造することができなくなる。従つて、ゲーム装置
などの応用機器に適用すれば極めて有効な効果を
発揮する。 In this way, in the present invention, when specific information is not displayed, the decoding operation of a specific command group is prohibited or changed to another mode, so it is possible to easily replace an equivalent or similar application device developed by an earlier manufacturer. cannot be manufactured. Therefore, if applied to applied equipment such as game devices, extremely effective effects will be exhibited.
第1図は本発明を適用した応用機器の一実施例
を示すブロツク図、第2図は命令語群の集合を示
す図、第3図は表示画像の一例を示す図である。
1……マイクロコンピユータ、2……陰極線管
表示装置、3……プログラムメモリ、11……命
令デコーダ、12……表示制御回路、13……検
査回路。
FIG. 1 is a block diagram showing an embodiment of an application device to which the present invention is applied, FIG. 2 is a diagram showing a set of instruction words, and FIG. 3 is a diagram showing an example of a display image. DESCRIPTION OF SYMBOLS 1...Microcomputer, 2...Cathode ray tube display device, 3...Program memory, 11...Instruction decoder, 12...Display control circuit, 13...Inspection circuit.
Claims (1)
を解読し、該命令語に対応する演算処理を実行す
るための制御信号を出力する命令デコーダを備え
たストアードプログラム方式演算装置において、 所定の命令語群のうち特定の命令語群を除く命
令語群の各命令語の組合せにより、外部の表示装
置に対して特定情報を表示させる表示制御回路
と、上記表示装置の1画面内における上記特定情
報の表示信号を検査する検査回路と、この検査回
路における検査結果が予め定められた内容と一致
するか否かを比較し、上記検査結果が予め定めら
れた内容と不一致のとき上記命令デコーダにおけ
る解読動作のうち上記特定の命令語群に対する解
読動作を変更する比較回路とを備えたストアード
プログラム方式演算装置。 2 前記命令デコーダは比較回路による変更指示
によつて特定の命令語群に対する解読動作が禁止
されるように構成したことを特徴とする特許請求
の範囲第1項記載のストアードプログラム方式演
算装置。 3 前記命令デコーダは比較回路による変更指示
によつて特定の命令語群に対する解読結果が異な
るように構成したことを特徴とする特許請求の範
囲第1項記載のストアードプログラム方式演算装
置。[Scope of Claims] 1. A stored program arithmetic device equipped with an instruction decoder that decodes instruction words sequentially read from a program memory and outputs a control signal for executing arithmetic processing corresponding to the instruction words, A display control circuit that displays specific information on an external display device by a combination of command words of a command word group excluding a specific command word group among a predetermined command word group; A test circuit that tests the display signal of the specific information is compared with whether or not the test result in this test circuit matches a predetermined content, and when the test result does not match the predetermined content, the above command is executed. A stored program arithmetic device comprising: a comparison circuit that changes the decoding operation for the specific instruction word group among the decoding operations in the decoder. 2. The stored program arithmetic device according to claim 1, wherein the instruction decoder is configured such that decoding operations for a specific group of instruction words are prohibited by a change instruction from a comparison circuit. 3. The stored program arithmetic device according to claim 1, wherein the instruction decoder is configured so that the decoding results for a specific group of instruction words vary depending on a change instruction from a comparison circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57233973A JPS59121439A (en) | 1982-12-27 | 1982-12-27 | Arithmetic device of stored program system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57233973A JPS59121439A (en) | 1982-12-27 | 1982-12-27 | Arithmetic device of stored program system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59121439A JPS59121439A (en) | 1984-07-13 |
| JPH0225548B2 true JPH0225548B2 (en) | 1990-06-04 |
Family
ID=16963535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57233973A Granted JPS59121439A (en) | 1982-12-27 | 1982-12-27 | Arithmetic device of stored program system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59121439A (en) |
-
1982
- 1982-12-27 JP JP57233973A patent/JPS59121439A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59121439A (en) | 1984-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2581018B2 (en) | Data processing device | |
| JPH0225548B2 (en) | ||
| JPS62197831A (en) | Data processor | |
| JPS594051B2 (en) | One-chip microprocessor test processing method | |
| JP2705359B2 (en) | Trace circuit | |
| JPS648381B2 (en) | ||
| JPH05241821A (en) | Data processor | |
| JPS6248865B2 (en) | ||
| JP2531112B2 (en) | Information processing device | |
| JPS59202546A (en) | Debugging device | |
| JPH01121950A (en) | Microprocessor with trace function | |
| JPS60132249A (en) | data processing equipment | |
| JPH02105945A (en) | Microcomputer with trigger output | |
| JPS62248043A (en) | Memory switching circuit for fetching microcomputer instruction | |
| JPS59160243A (en) | Debugging device | |
| JPH05108550A (en) | Central processing unit | |
| JPH0248740A (en) | Method for testing lsi | |
| JPH0424836A (en) | Microprocessor | |
| JPS6237745A (en) | Integrated microprogram control system | |
| JPS63300330A (en) | Debugging method for firmware | |
| JPH04145542A (en) | Information processor | |
| JPH0619752A (en) | Microcomputer | |
| JPH03201043A (en) | Control signal generator | |
| JPH01137340A (en) | Microcomputer | |
| JPH01253044A (en) | Input/output controller |