JPH0225548B2 - - Google Patents

Info

Publication number
JPH0225548B2
JPH0225548B2 JP57233973A JP23397382A JPH0225548B2 JP H0225548 B2 JPH0225548 B2 JP H0225548B2 JP 57233973 A JP57233973 A JP 57233973A JP 23397382 A JP23397382 A JP 23397382A JP H0225548 B2 JPH0225548 B2 JP H0225548B2
Authority
JP
Japan
Prior art keywords
instruction
words
command
specific
decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57233973A
Other languages
English (en)
Other versions
JPS59121439A (ja
Inventor
Kenji Hoshino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Deeta Iisuto Kk
Original Assignee
Deeta Iisuto Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deeta Iisuto Kk filed Critical Deeta Iisuto Kk
Priority to JP57233973A priority Critical patent/JPS59121439A/ja
Publication of JPS59121439A publication Critical patent/JPS59121439A/ja
Publication of JPH0225548B2 publication Critical patent/JPH0225548B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Description

【発明の詳細な説明】 本発明は、命令デコーダにより命令語を解読
し、この命令語に対応する演算処理を実行するス
トアードプログラム方式演算装置に関するもので
ある。
周知のようにこの種の演算装置として、アキユ
ムレータ、命令デコーダ、タイミング信号発生回
路等を1個のLSIチツプの中に収めたマイクロコ
ンピユータがある。このマイクロコンピユータ
は、そのデータバスに接続されたプログラムメモ
リの記憶内容(命令語)を変えるのみで各種の制
御を行うことができるという汎用性を備えている
ため、ゲーム装置、事務処理機器などに広く用い
られている。
ところが、このようなマイクロコンピユータの
応用機器を製造するメーカにおいては、ハードウ
エアまたはソフトウエアの模倣あるいはコピーに
対する保護対策が大きな課題となつている。
すなわち、最近のマイクロコンピユータはハー
ドウエア自体が非常に一般化されてきつつある。
このため、後発メーカは先発メーカが開発した応
用機器におけるプログラムメモリの記憶内容を解
読するのみで先発メーカと同等品あるいは類似品
を極めて簡単に製造することができるようにな
り、先発メーカは多額の開発費用も回収できない
ばかりか、大きな経済的打撃を受けてしまうとい
う事態が生ている。このため、先発メーカにおい
てはソフトウエアをはじめシステム全体のハード
ウエアの模倣あるいはコピーに対する保護対策が
大きな課題となつている。
本発明はこのような事情に鑑みなされたもの
で、その目的は類似品あるいは同等品の製造が著
しく困難なストアードプログラム方式演算装置を
提供することにある。
このために本発明は、外部の表示装置に特定情
報を表示させ、かつこの表示情報をサイクリツ
ク・リダンダンシ法などにより検査し、その検査
結果が予め定められた内容と一致するときのみ所
定の命令語群の解読動作を可能なように構成し、
不一致のときには所定の命令語群のうち特定の命
令語群の解読動作を禁止または変えるように構成
したものである。
以下、図示する実施例に基づき本発明を詳細に
説明する。
第1図は本発明を適用した応用機器の一実施例
を示すブロツク図である。
同図において、LSI化されたマイクロコンピユ
ータ(以下、CPU)1にはプログラムカウンン
タ10をはじめ各種の回路が設けられ、さらに命
令語を解読して該命令語に対応する演算処理を実
行するための制御信号を上記各種の回路に与える
命令デコーダ11と、外部の陰極線管表示装置2
に特定情報を表示させるための表示制御回路12
と、上記特定情報を表示するための表示信号をサ
イクリツク・リダンダンシ法により検査し、その
結果が予め定められた内容と不一致のときは命令
デコーダ11の解読動作を禁止する指示を与える
比較器内蔵の検査回路13とが設けられている。
一方、マイクロコンピユータ1のデータバス
DBおよびアドレスバスABには一連の命令語を
記憶したプログラムメモリ3と、表示装置2の表
示動作を制御するデイスプレイコントローラ4と
が設けられている。
このような構成において、電源が投入される
と、表示制御回路12は表示装置2に特定情報を
表示させるための制御命令情報を発生する。する
と、命令デコーダ11はこの制御命令情報を解読
し、特定情報を表示るための制御信号を発生す
る。これによつて、特定情報はデータバスDBを
介してデイスプレイコントローラ4に転送され、
このデイスプレイコントローラの制御動作によつ
て、表示装置2の表示画面に表示される。この場
合、特定情報を表示させるための制御命令情報
は、第2図に示すように、CPU1が実行可能な
集合Aの命令語群の中の集合Bの命令語群を除い
た残りの命令語群に属する命令語の組合せによつ
て構成されている。
一方、検査回路13は特定情報の表示が開始さ
れると、表示信号DSPを同期信号SYNCに同期
して順次読込む動作を開始する。そして、1画面
分の表示信号DSPの読込み動作が終了すると、
この表示信号DSPをサイクリツク・リダンダン
シ法により検査し、その検査結果が予め定められ
た値と一致としている場合には集合Aの全部の命
令語の解読動作を可能とするための指示を命令デ
コーダ11に与える。これにより、プログラムメ
モリ3に記憶された一連の命令語は命令デコーダ
11により解読され、その命令語に対応した演算
処理が順次実行されるようになる。
ところが、サイクリツク・リダンダンシ法によ
る検査結果が予め定められた値と一致しない場
合、検査回路13は集合Bの命令語群の解読動作
を禁止する指示を命令デコーダ11に与える。こ
のため、プログラムメモリ3に記憶された一連の
命令語のうち集合Bの命令語群に属する命令語は
解読されなくなる。すなわち、プログラムメモリ
3に記憶された一連の命令語に対応する演算処理
は実行不能となる。換言すれば、プログラムメモ
リ3に記憶された一連の命令語に対応する演算処
理は、表示制御回路12による特定情報を表示さ
せることによつてはじめて実行に移される。従つ
て、プログラムメモリ3の記憶内容をコピーした
のみでは類似品または相当品を簡単に製造できな
くなり、CPU1の内部構成の分析が必要となる。
しかし、CPU1の内部構成を分析するには高度
の技術と測定器類が必要となり、開発費用と同等
の経費を負担しなければならない。この結果、類
似品または同等品の製造が困難となり、少くとも
その製造意欲を減退させる効果が期待できる。
この場合、表示装置2に表示させる特定情報を
第3図の表示画像図に示すように開発メーカの名
称または商品名などの固有名称とすれば、ソフト
ウエアおよびハードウエアの完全な模倣であるこ
とが明らかとなり、この点でも模倣を禁止できる
という効果が期待できる。
なお、集合Bの命令語群の解読動作を禁止する
のに代えて、例えば加算命令を論理和命令にとい
う具合に解読態様が異なるようにすればソフトウ
エアの解析が一段と困難になり、さらに優れた効
果が生じる。
このように本発明においては特定情報が表示さ
れない場合は特定の命令語群の解読動作が禁止ま
たは別の態様に変更されるため、先発メーカが開
発した応用機器の同等品または類似品を簡単に製
造することができなくなる。従つて、ゲーム装置
などの応用機器に適用すれば極めて有効な効果を
発揮する。
【図面の簡単な説明】
第1図は本発明を適用した応用機器の一実施例
を示すブロツク図、第2図は命令語群の集合を示
す図、第3図は表示画像の一例を示す図である。 1……マイクロコンピユータ、2……陰極線管
表示装置、3……プログラムメモリ、11……命
令デコーダ、12……表示制御回路、13……検
査回路。

Claims (1)

  1. 【特許請求の範囲】 1 プログラムメモリから順次読出された命令語
    を解読し、該命令語に対応する演算処理を実行す
    るための制御信号を出力する命令デコーダを備え
    たストアードプログラム方式演算装置において、 所定の命令語群のうち特定の命令語群を除く命
    令語群の各命令語の組合せにより、外部の表示装
    置に対して特定情報を表示させる表示制御回路
    と、上記表示装置の1画面内における上記特定情
    報の表示信号を検査する検査回路と、この検査回
    路における検査結果が予め定められた内容と一致
    するか否かを比較し、上記検査結果が予め定めら
    れた内容と不一致のとき上記命令デコーダにおけ
    る解読動作のうち上記特定の命令語群に対する解
    読動作を変更する比較回路とを備えたストアード
    プログラム方式演算装置。 2 前記命令デコーダは比較回路による変更指示
    によつて特定の命令語群に対する解読動作が禁止
    されるように構成したことを特徴とする特許請求
    の範囲第1項記載のストアードプログラム方式演
    算装置。 3 前記命令デコーダは比較回路による変更指示
    によつて特定の命令語群に対する解読結果が異な
    るように構成したことを特徴とする特許請求の範
    囲第1項記載のストアードプログラム方式演算装
    置。
JP57233973A 1982-12-27 1982-12-27 ストアードプログラム方式演算装置 Granted JPS59121439A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57233973A JPS59121439A (ja) 1982-12-27 1982-12-27 ストアードプログラム方式演算装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57233973A JPS59121439A (ja) 1982-12-27 1982-12-27 ストアードプログラム方式演算装置

Publications (2)

Publication Number Publication Date
JPS59121439A JPS59121439A (ja) 1984-07-13
JPH0225548B2 true JPH0225548B2 (ja) 1990-06-04

Family

ID=16963535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57233973A Granted JPS59121439A (ja) 1982-12-27 1982-12-27 ストアードプログラム方式演算装置

Country Status (1)

Country Link
JP (1) JPS59121439A (ja)

Also Published As

Publication number Publication date
JPS59121439A (ja) 1984-07-13

Similar Documents

Publication Publication Date Title
JP2581018B2 (ja) データ処理装置
JPH0225548B2 (ja)
JPS62197831A (ja) デ−タ処理装置
JPS594051B2 (ja) ワンチツプ・マイクロプロセツサのテスト処理方式
JP2705359B2 (ja) トレース回路
JPS648381B2 (ja)
JPH05241821A (ja) データ処理装置
JPS6248865B2 (ja)
JP2531112B2 (ja) 情報処理装置
JPS59202546A (ja) デバツグ装置
JPH01121950A (ja) トレース機能付マイクロプロセッサ
JPS60132249A (ja) デ−タ処理装置
JPH02105945A (ja) トリガ出力付マイクロコンピユータ
JPS62248043A (ja) マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路
JPS59160243A (ja) デバツグ装置
JPH05108550A (ja) 中央処理装置
JPH0248740A (ja) Lsiのテスト法
JPH0424836A (ja) マイクロプロセッサ
JPS6237745A (ja) 統合マイクロプログラム制御方式
JPS63300330A (ja) ファ−ムウェアのデバッグ方法
JPH04145542A (ja) 情報処理装置
JPH0619752A (ja) マイクロコンピュータ
JPH03201043A (ja) 制御信号発生器
JPH01137340A (ja) マイクロコンピュータ
JPH01253044A (ja) 入出力制御装置