JPH02256028A - Active matrix substrate - Google Patents
Active matrix substrateInfo
- Publication number
- JPH02256028A JPH02256028A JP1078859A JP7885989A JPH02256028A JP H02256028 A JPH02256028 A JP H02256028A JP 1078859 A JP1078859 A JP 1078859A JP 7885989 A JP7885989 A JP 7885989A JP H02256028 A JPH02256028 A JP H02256028A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- insulating film
- signal lines
- metal film
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、液晶表示パネルに用いられるアクティブマト
リックス基板に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an active matrix substrate used in a liquid crystal display panel.
従来の技術
近年、産業機器の小型化にともない従来からの表示装置
に代わる薄型平面表示装置が要望されている0種々ある
平面標示装置の中で液晶を用いた標示装置は、消費電力
が少なく、フルカラー表示が容易である点などから注目
されている。特に、表示画素の一つ一つにスイッチング
素子を設けたアクティブマトリックス型液晶表示パネル
は表示画質が優れているため携帯用のテレビなどに応用
されている。BACKGROUND OF THE INVENTION In recent years, with the miniaturization of industrial equipment, there has been a demand for thin flat display devices to replace conventional display devices.Among the various flat display devices, display devices using liquid crystals consume less power. It is attracting attention because it is easy to display in full color. In particular, active matrix liquid crystal display panels in which each display pixel is provided with a switching element have excellent display image quality and are therefore being applied to portable televisions and the like.
第4図は従来のアクティブマトリックス基板の構成を示
す等価回路図である。第4図において、51は薄型トラ
ンジスタ、52は信号線をショート状態にするための金
属膜パターン、X1゛〜X。FIG. 4 is an equivalent circuit diagram showing the structure of a conventional active matrix substrate. In FIG. 4, 51 is a thin transistor, 52 is a metal film pattern for shorting the signal line, and X1-X.
は走査信号線、yt−”nは映像信号線である。is a scanning signal line, and yt-"n is a video signal line.
ところが、アクティブマトリックス基板では、基板の製
造行程中に基板に帯電する静電気によってスイッチング
素子や走査信号線と映像信号線の交差部分の絶縁膜が破
壊され、ショート欠陥になってしまうという問題点があ
った。この静電気による絶縁膜の破壊防止対策として、
従来では第4図に示すようにアクティブマトリックス基
板の全ての端子を金属膜パターン52でショートしてお
き、液晶パネルへの組立後この金属膜パターン52を切
断するという方法が用いられていた。However, active matrix substrates have the problem that static electricity that builds up on the substrate during the manufacturing process destroys the insulation film at the intersections of switching elements and scanning signal lines and video signal lines, resulting in short-circuit defects. Ta. As a measure to prevent damage to the insulating film due to static electricity,
Conventionally, as shown in FIG. 4, a method has been used in which all terminals of an active matrix substrate are short-circuited with a metal film pattern 52, and after assembly into a liquid crystal panel, this metal film pattern 52 is cut.
発明が解決しようとする課題
しかしながら、第4図に示したような従来の静電気によ
る絶縁膜の破壊防止方法では、全ての端子がシタートさ
れているためアクティブマトリックス基板の完成後、シ
ョート部分を切断するまで信号線の断線による断線欠陥
、隣合う走査信号線どうしゃ映像信号線どうしのショー
ト欠陥、走査信号線と映像信号線のショートといったシ
ョート欠陥を検査することはできなかった。Problems to be Solved by the Invention However, in the conventional method for preventing breakdown of an insulating film due to static electricity as shown in Fig. 4, all terminals are shattered, so it is necessary to cut off shorted parts after the active matrix substrate is completed. Until now, it was not possible to inspect short-circuit defects such as disconnection defects due to signal line disconnections, short-circuit defects between adjacent scanning signal lines or video signal lines, and short-circuits between scanning signal lines and video signal lines.
本発明はかかる点に鑑みてなされたもので、静電気によ
る絶縁膜の破壊を防止し、かつ、欠陥検査が行えるアク
ティブマトリックス基板を提供することを目的としてい
る。The present invention has been made in view of the above problems, and an object of the present invention is to provide an active matrix substrate that prevents breakdown of an insulating film due to static electricity and allows defect inspection.
課題を解決するための手段
本発明は上記した課題を解決するために、アクティブマ
トリックス基板のスイッチング素子の信号線を少なくと
も2本以上信号線端でガラス基板上に形成した第1の金
属膜で接続し、前記信号線端の外側に形成した第2の金
属膜のパターンの一部分が第1および第2の絶縁膜を介
して第1の金属膜と重なるように構成したものである。Means for Solving the Problems In order to solve the above problems, the present invention connects at least two signal lines of switching elements of an active matrix substrate with a first metal film formed on a glass substrate at the ends of the signal lines. However, a part of the pattern of the second metal film formed outside the end of the signal line overlaps with the first metal film via the first and second insulating films.
作用
本発明は上記した構成により、アクティブマトリックス
基板における静電気による絶縁膜の破壊を防止すると共
に、信号線の断線欠陥検査と走査信号線群と映像信号線
群間のショート欠陥検査を行うことを可能とする。Effect: With the above-described configuration, the present invention prevents breakdown of the insulating film due to static electricity on the active matrix substrate, and also makes it possible to inspect signal line disconnections and short circuit defects between the scanning signal line group and the video signal line group. shall be.
実施例
以下、本発明の一実施例のアクティブマトリックス基板
について図面を参照しながら説明する。EXAMPLE Hereinafter, an active matrix substrate according to an example of the present invention will be described with reference to the drawings.
第1図は本発明の一実施例におけるアクティブマトリッ
クス基板の構成図である。第1図においてlは薄膜トラ
ンジスタ、2は走査信号線および映像信号線の入力端子
、3は走査信号線および映像信号線をショートするため
の金属パターン、4は信号線の入力端子の外側に共通電
極として金属膜で形成した共通電極パターン、5,6は
それぞれ第1の絶縁膜、第2の絶縁膜、X1〜X、nは
走査信号線、Y1〜Ynは映像信号線である0本実施例
では第1図に示すように走査信号線と映像信号線は1本
おきに金属膜パターン3に接続し、絶縁膜を介して共通
電極パターン4に接続されている。FIG. 1 is a configuration diagram of an active matrix substrate in one embodiment of the present invention. In Fig. 1, l is a thin film transistor, 2 is an input terminal for the scanning signal line and the video signal line, 3 is a metal pattern for shorting the scanning signal line and the video signal line, and 4 is a common electrode on the outside of the input terminal for the signal line. 5 and 6 are the first insulating film and the second insulating film, respectively, X1 to X, n are scanning signal lines, and Y1 to Yn are video signal lines. As shown in FIG. 1, every other scanning signal line and video signal line is connected to a metal film pattern 3, and is connected to a common electrode pattern 4 via an insulating film.
第2図は金属膜パターン3と共通電極金属膜パターン4
の第1図のA部における構造図であり、第3図は第2図
のa−a’部における略断面図である。第2図、第3図
で本実施例の構造を説明する。信号線の入力端子2をガ
ラス基板10上に形成するときに同時に信号線ショート
させる金属膜パターン3も形成しておく。次にスイッチ
ング素子を形成するときに同時に金属膜パターン3上に
第1の絶縁膜5を形成する。続いて、共通電極パターン
4を第1の絶縁膜5上に形成し、その上に第2の絶縁膜
6を形成する。そして、最後に金属膜7を金属膜パター
ン3と重なるように信号線の補強膜とする金属膜11を
形成するときに同時に形成する。この金属膜7は、第2
の絶縁膜6にあけたコンタクトホール8によって共通電
極パターン4と接続しである。Figure 2 shows metal film pattern 3 and common electrode metal film pattern 4.
1, and FIG. 3 is a schematic sectional view taken along the line a-a' in FIG. 2. FIG. The structure of this embodiment will be explained with reference to FIGS. 2 and 3. When forming the input terminal 2 of the signal line on the glass substrate 10, a metal film pattern 3 for shorting the signal line is also formed at the same time. Next, when forming the switching elements, the first insulating film 5 is formed on the metal film pattern 3 at the same time. Subsequently, a common electrode pattern 4 is formed on the first insulating film 5, and a second insulating film 6 is formed thereon. Finally, the metal film 7 is formed so as to overlap the metal film pattern 3 at the same time as the metal film 11 serving as a reinforcing film for the signal line is formed. This metal film 7
It is connected to the common electrode pattern 4 through a contact hole 8 formed in the insulating film 6.
このように構成することによって、全ての信号線2は第
1の絶縁膜5、第2の絶縁膜6を介して共通電極パター
ン4と容量結合されることになり、アクティブマトリッ
クス基板全体の信号線間の容量を高くすることができる
。従って、静電気によって数100〜数KVの高電圧が
信号線に加わった場合でも信号線の交差部にかかる電圧
を低くすることかでき、静電気による絶縁膜の破壊を防
止することができる。また、信号線2と共通電極パター
ン4との容量結合を構成するための金属膜パターン3と
金属膜7の間の絶縁膜を第1の絶縁膜5と第2の絶縁膜
6の二層構造にすることによって絶縁膜に生じるピンホ
ールによる信号線2と共通電極パターン4のショートを
防止することができる。With this configuration, all the signal lines 2 are capacitively coupled to the common electrode pattern 4 via the first insulating film 5 and the second insulating film 6, and the signal lines of the entire active matrix substrate are The capacity between can be increased. Therefore, even if a high voltage of several hundred to several kilovolts is applied to the signal line due to static electricity, the voltage applied to the intersection of the signal lines can be lowered, and breakdown of the insulating film due to static electricity can be prevented. Further, the insulating film between the metal film pattern 3 and the metal film 7 for configuring capacitive coupling between the signal line 2 and the common electrode pattern 4 has a two-layer structure of a first insulating film 5 and a second insulating film 6. By doing so, it is possible to prevent short circuit between the signal line 2 and the common electrode pattern 4 due to pinholes generated in the insulating film.
次に本実施例による欠陥検査方法について説明する。信
号線の断線検査は、走査信号線、映像信号線とも片側の
端子は接続されていないので、金属膜パターン3と入力
端子210−ブ針を接続し、抵抗値を測定することで検
査することができる。Next, a defect inspection method according to this embodiment will be explained. To test for disconnection of the signal line, since the terminals on one side of both the scanning signal line and the video signal line are not connected, the inspection can be performed by connecting the metal film pattern 3 and the input terminal 210-b needle and measuring the resistance value. I can do it.
隣合う信号線どうしのショート欠陥検査は信号線が1本
おきに金属膜パターン3に接続されているため金属膜−
パターン3にプローブ針を接続し、抵抗値を測定するこ
とで2つのブロックについてショート欠陥検査を行うこ
とができる。また、走査信号線と映像信号線間のショー
ト欠陥検査は、各各の金属膜パターン3は第1の絶縁膜
5、第2の絶縁膜6によって電気的に絶縁されているの
で、走査信号線側の金属膜パターンと映像信号線側の金
属膜パターンにプローブ針を接続し、抵抗値を測定する
ことで当該ブロックについてショート欠陥検査を行うこ
とができる。Inspection for short-circuit defects between adjacent signal lines is possible because every other signal line is connected to the metal film pattern 3.
By connecting a probe needle to pattern 3 and measuring the resistance value, short defect inspection can be performed on the two blocks. In addition, short-circuit defect inspection between the scanning signal line and the video signal line is possible because each metal film pattern 3 is electrically insulated by the first insulating film 5 and the second insulating film 6. By connecting probe needles to the metal film pattern on the side and the metal film pattern on the video signal line side, and measuring the resistance value, short-circuit defect inspection can be performed on the block.
第2図のb部で示す信号線と金属膜パターン3の接続部
分は検査終了後レーザ光線などで切断しやすいように補
強金属膜11を形成していない。The reinforcing metal film 11 is not formed on the connecting portion between the signal line and the metal film pattern 3, which is shown in part b in FIG. 2, so that it can be easily cut with a laser beam or the like after the inspection is completed.
発明の効果
以上の説明のように本発明は、アクティブマトリックス
基板のスイッチング素子の信号線を少なくとも2本以上
信号線端でガラス基板上に形成した第1の金属膜で接続
し、前記信号線端の外側に形成した第2の金属膜のパタ
ーンの一部分が第1および第2の絶縁膜を介して第1の
金属膜と重なるように構成することで、静電気による絶
縁膜破壊の保護を行うと共に、走査信号線、映像信号線
の断線欠陥検査やショート欠陥検査を行うことが可能で
あるというすぐれた効果を有する。Effects of the Invention As described above, the present invention connects at least two signal lines of switching elements of an active matrix substrate with a first metal film formed on a glass substrate at the ends of the signal lines, and A part of the pattern of the second metal film formed on the outside of the second metal film is configured to overlap with the first metal film via the first and second insulating films, thereby protecting the insulation film from breakdown due to static electricity. The present invention has an excellent effect in that it is possible to perform open circuit defect inspection and short circuit defect inspection of scanning signal lines and video signal lines.
皐
第1図は本発明の一実施例におけるアクティブマl−I
Jフックス板の構成図、第2図は第1図のA部の構造図
、第3図は第2図のa−a’部における略断面図、第4
図は従来のアクティブマトリックス基板の構成を示す構
成図である。
1・・・・・・薄膜トランジスタ、2・・・・・・入力
端子、3・・・・・・金属膜パターン、4・・・・・・
共通電極パターン、5・・・・・・第1の絶縁膜、6・
・・・・・第2の絶縁膜、X。
〜X、・・・・・・走査信号線、Y1〜Yn・・・・・
・映像信号線。
代理人の氏名 弁理士 粟野重孝 はか1名f−X秒転
■うJジ゛スタ
2、−入力1*芥
3−J会4しη芙へ°ダーン
Y+vYn−−−”イ1Itt千&
逸
ぐ)
嫁
寸Figure 1 shows the active multilayer l-I in one embodiment of the present invention.
A structural diagram of the J-Fuchs board, Fig. 2 is a structural diagram of section A in Fig. 1, Fig. 3 is a schematic sectional view taken along section a-a' in Fig. 2, Fig. 4
The figure is a configuration diagram showing the configuration of a conventional active matrix substrate. 1... Thin film transistor, 2... Input terminal, 3... Metal film pattern, 4...
Common electrode pattern, 5...first insulating film, 6.
...Second insulating film, X. ~X,...Scanning signal line, Y1~Yn...
・Video signal line. Name of agent: Patent attorney Shigetaka Awano 1 person f-X seconds ■ J register 2, - input 1 * Aq 3 - J register 4 and η F ° Darn Y + v Yn --- "I1 Itt thousand & (deviate) bride size
Claims (4)
状に配置したアクティブマトリックス基板であって、前
記スイッチング素子の信号線を少なくとも2本以上信号
線端で前記ガラス基板上に形成した第1の金属膜で接続
し、前記信号線端の外側に形成した第2の金属膜のパタ
ーンの一部分が第1および第2の絶縁膜を介して前記第
1の金属膜と重なるように構成したことを特徴とするア
クティブマトリックス基板。(1) An active matrix substrate in which switching elements are arranged in a matrix on a glass substrate, wherein a first metal film is formed on the glass substrate at least two or more signal line ends of the signal lines of the switching elements. A part of the pattern of the second metal film formed outside the end of the signal line is overlapped with the first metal film via the first and second insulating films. Active matrix substrate.
のパターンは、第1の絶縁膜と第2の絶縁膜の間に形成
したことを特徴とする請求項(1)記載のアクティブマ
トリックス基板。(2) The pattern of the second metal film formed outside the input terminal of the signal line is formed between the first insulating film and the second insulating film. Active matrix substrate.
のパターンは、前記信号線のパターン幅より十分太くし
て共通電極としたことを特徴とする請求項(1)記載の
アクティブマトリックス基板。(3) The active according to claim (1), wherein the pattern of the second metal film formed outside the input terminal of the signal line is sufficiently thicker than the pattern width of the signal line to serve as a common electrode. matrix substrate.
トランジスタで構成されていることを特徴とする請求項
(1)記載のアクティブマトリックス基板。(4) The active matrix substrate according to claim (1), wherein the switching element is composed of a two-terminal element or a thin film transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1078859A JPH02256028A (en) | 1989-03-29 | 1989-03-29 | Active matrix substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1078859A JPH02256028A (en) | 1989-03-29 | 1989-03-29 | Active matrix substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02256028A true JPH02256028A (en) | 1990-10-16 |
Family
ID=13673556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1078859A Pending JPH02256028A (en) | 1989-03-29 | 1989-03-29 | Active matrix substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02256028A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61213881A (en) * | 1985-03-19 | 1986-09-22 | 株式会社東芝 | Manufacture of electrode for switch matrix type element |
-
1989
- 1989-03-29 JP JP1078859A patent/JPH02256028A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61213881A (en) * | 1985-03-19 | 1986-09-22 | 株式会社東芝 | Manufacture of electrode for switch matrix type element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6982569B2 (en) | Multiple testing bars for testing liquid crystal display and method thereof | |
| KR100271038B1 (en) | A manufacturing method of shorting bar probing and electrical state and a structure of an lcd comprising the shorting bar | |
| US20040169781A1 (en) | Repair method for defects in data lines and flat panel display incorporating the same | |
| JP2715936B2 (en) | Thin film transistor type liquid crystal display device and manufacturing method thereof | |
| JPH0933874A (en) | Liquid crystal display device and manufacturing method thereof | |
| CN204964956U (en) | Array substrate and display panel | |
| US5473261A (en) | Inspection apparatus and method for display device | |
| JP3066569B2 (en) | Liquid crystal display | |
| US5471329A (en) | Active matrix type liquid crystal display panel and a method for producing the same, having a construction capable of preventing breakdown of the switching elements or deterioration due to static electricity | |
| US8310262B2 (en) | Multiple testing bars for testing liquid crystal display and method thereof | |
| JPH05341246A (en) | Manufacture of matrix type display element | |
| JPH05203986A (en) | Liquid crystal display device | |
| JPH11119683A (en) | Inspection method of liquid crystal display panel | |
| JPH0259727A (en) | active matrix substrate | |
| JPH02256028A (en) | Active matrix substrate | |
| JPH03171034A (en) | Liquid crystal display device and production thereof | |
| JPH0268522A (en) | active matrix substrate | |
| JPH0219839A (en) | active matrix substrate | |
| JPH0359534A (en) | liquid crystal display device | |
| JPH0394223A (en) | Manufacture of active matrix display device | |
| JPH11109887A (en) | Liquid crystal display panel and method of manufacturing the same | |
| KR100719916B1 (en) | Thin film transistor liquid crystal display with means for line open and interlayer short repair | |
| JPH05273595A (en) | Electrooptical device | |
| KR100477129B1 (en) | Liquid crystal display device with repair line | |
| JP2001264788A (en) | Method for connecting wiring electrodes, method for manufacturing substrate for liquid crystal display device, method for correcting defects in substrate for liquid crystal display device, method for manufacturing liquid crystal display device, and processing apparatus used therefor |