JPH02256028A - アクティブマトリックス基板 - Google Patents
アクティブマトリックス基板Info
- Publication number
- JPH02256028A JPH02256028A JP1078859A JP7885989A JPH02256028A JP H02256028 A JPH02256028 A JP H02256028A JP 1078859 A JP1078859 A JP 1078859A JP 7885989 A JP7885989 A JP 7885989A JP H02256028 A JPH02256028 A JP H02256028A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- insulating film
- signal lines
- metal film
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、液晶表示パネルに用いられるアクティブマト
リックス基板に関するものである。
リックス基板に関するものである。
従来の技術
近年、産業機器の小型化にともない従来からの表示装置
に代わる薄型平面表示装置が要望されている０種々ある
平面標示装置の中で液晶を用いた標示装置は、消費電力
が少なく、フルカラー表示が容易である点などから注目
されている。特に、表示画素の一つ一つにスイッチング
素子を設けたアクティブマトリックス型液晶表示パネル
は表示画質が優れているため携帯用のテレビなどに応用
されている。
に代わる薄型平面表示装置が要望されている０種々ある
平面標示装置の中で液晶を用いた標示装置は、消費電力
が少なく、フルカラー表示が容易である点などから注目
されている。特に、表示画素の一つ一つにスイッチング
素子を設けたアクティブマトリックス型液晶表示パネル
は表示画質が優れているため携帯用のテレビなどに応用
されている。
第４図は従来のアクティブマトリックス基板の構成を示
す等価回路図である。第４図において、５１は薄型トラ
ンジスタ、５２は信号線をショート状態にするための金
属膜パターン、Ｘ１゛〜Ｘ。
す等価回路図である。第４図において、５１は薄型トラ
ンジスタ、５２は信号線をショート状態にするための金
属膜パターン、Ｘ１゛〜Ｘ。
は走査信号線、ｙｔ−”ｎは映像信号線である。
ところが、アクティブマトリックス基板では、基板の製
造行程中に基板に帯電する静電気によってスイッチング
素子や走査信号線と映像信号線の交差部分の絶縁膜が破
壊され、ショート欠陥になってしまうという問題点があ
った。この静電気による絶縁膜の破壊防止対策として、
従来では第４図に示すようにアクティブマトリックス基
板の全ての端子を金属膜パターン５２でショートしてお
き、液晶パネルへの組立後この金属膜パターン５２を切
断するという方法が用いられていた。
造行程中に基板に帯電する静電気によってスイッチング
素子や走査信号線と映像信号線の交差部分の絶縁膜が破
壊され、ショート欠陥になってしまうという問題点があ
った。この静電気による絶縁膜の破壊防止対策として、
従来では第４図に示すようにアクティブマトリックス基
板の全ての端子を金属膜パターン５２でショートしてお
き、液晶パネルへの組立後この金属膜パターン５２を切
断するという方法が用いられていた。
発明が解決しようとする課題
しかしながら、第４図に示したような従来の静電気によ
る絶縁膜の破壊防止方法では、全ての端子がシタートさ
れているためアクティブマトリックス基板の完成後、シ
ョート部分を切断するまで信号線の断線による断線欠陥
、隣合う走査信号線どうしゃ映像信号線どうしのショー
ト欠陥、走査信号線と映像信号線のショートといったシ
ョート欠陥を検査することはできなかった。
る絶縁膜の破壊防止方法では、全ての端子がシタートさ
れているためアクティブマトリックス基板の完成後、シ
ョート部分を切断するまで信号線の断線による断線欠陥
、隣合う走査信号線どうしゃ映像信号線どうしのショー
ト欠陥、走査信号線と映像信号線のショートといったシ
ョート欠陥を検査することはできなかった。
本発明はかかる点に鑑みてなされたもので、静電気によ
る絶縁膜の破壊を防止し、かつ、欠陥検査が行えるアク
ティブマトリックス基板を提供することを目的としてい
る。
る絶縁膜の破壊を防止し、かつ、欠陥検査が行えるアク
ティブマトリックス基板を提供することを目的としてい
る。
課題を解決するための手段
本発明は上記した課題を解決するために、アクティブマ
トリックス基板のスイッチング素子の信号線を少なくと
も２本以上信号線端でガラス基板上に形成した第１の金
属膜で接続し、前記信号線端の外側に形成した第２の金
属膜のパターンの一部分が第１および第２の絶縁膜を介
して第１の金属膜と重なるように構成したものである。
トリックス基板のスイッチング素子の信号線を少なくと
も２本以上信号線端でガラス基板上に形成した第１の金
属膜で接続し、前記信号線端の外側に形成した第２の金
属膜のパターンの一部分が第１および第２の絶縁膜を介
して第１の金属膜と重なるように構成したものである。
作用
本発明は上記した構成により、アクティブマトリックス
基板における静電気による絶縁膜の破壊を防止すると共
に、信号線の断線欠陥検査と走査信号線群と映像信号線
群間のショート欠陥検査を行うことを可能とする。
基板における静電気による絶縁膜の破壊を防止すると共
に、信号線の断線欠陥検査と走査信号線群と映像信号線
群間のショート欠陥検査を行うことを可能とする。
実施例
以下、本発明の一実施例のアクティブマトリックス基板
について図面を参照しながら説明する。
について図面を参照しながら説明する。
第１図は本発明の一実施例におけるアクティブマトリッ
クス基板の構成図である。第１図においてｌは薄膜トラ
ンジスタ、２は走査信号線および映像信号線の入力端子
、３は走査信号線および映像信号線をショートするため
の金属パターン、４は信号線の入力端子の外側に共通電
極として金属膜で形成した共通電極パターン、５，６は
それぞれ第１の絶縁膜、第２の絶縁膜、Ｘ１〜Ｘ、ｎは
走査信号線、Ｙ１〜Ｙｎは映像信号線である０本実施例
では第１図に示すように走査信号線と映像信号線は１本
おきに金属膜パターン３に接続し、絶縁膜を介して共通
電極パターン４に接続されている。
クス基板の構成図である。第１図においてｌは薄膜トラ
ンジスタ、２は走査信号線および映像信号線の入力端子
、３は走査信号線および映像信号線をショートするため
の金属パターン、４は信号線の入力端子の外側に共通電
極として金属膜で形成した共通電極パターン、５，６は
それぞれ第１の絶縁膜、第２の絶縁膜、Ｘ１〜Ｘ、ｎは
走査信号線、Ｙ１〜Ｙｎは映像信号線である０本実施例
では第１図に示すように走査信号線と映像信号線は１本
おきに金属膜パターン３に接続し、絶縁膜を介して共通
電極パターン４に接続されている。
第２図は金属膜パターン３と共通電極金属膜パターン４
の第１図のＡ部における構造図であり、第３図は第２図
のａ−ａ’部における略断面図である。第２図、第３図
で本実施例の構造を説明する。信号線の入力端子２をガ
ラス基板１０上に形成するときに同時に信号線ショート
させる金属膜パターン３も形成しておく。次にスイッチ
ング素子を形成するときに同時に金属膜パターン３上に
第１の絶縁膜５を形成する。続いて、共通電極パターン
４を第１の絶縁膜５上に形成し、その上に第２の絶縁膜
６を形成する。そして、最後に金属膜７を金属膜パター
ン３と重なるように信号線の補強膜とする金属膜１１を
形成するときに同時に形成する。この金属膜７は、第２
の絶縁膜６にあけたコンタクトホール８によって共通電
極パターン４と接続しである。
の第１図のＡ部における構造図であり、第３図は第２図
のａ−ａ’部における略断面図である。第２図、第３図
で本実施例の構造を説明する。信号線の入力端子２をガ
ラス基板１０上に形成するときに同時に信号線ショート
させる金属膜パターン３も形成しておく。次にスイッチ
ング素子を形成するときに同時に金属膜パターン３上に
第１の絶縁膜５を形成する。続いて、共通電極パターン
４を第１の絶縁膜５上に形成し、その上に第２の絶縁膜
６を形成する。そして、最後に金属膜７を金属膜パター
ン３と重なるように信号線の補強膜とする金属膜１１を
形成するときに同時に形成する。この金属膜７は、第２
の絶縁膜６にあけたコンタクトホール８によって共通電
極パターン４と接続しである。
このように構成することによって、全ての信号線２は第
１の絶縁膜５、第２の絶縁膜６を介して共通電極パター
ン４と容量結合されることになり、アクティブマトリッ
クス基板全体の信号線間の容量を高くすることができる
。従って、静電気によって数１００〜数ＫＶの高電圧が
信号線に加わった場合でも信号線の交差部にかかる電圧
を低くすることかでき、静電気による絶縁膜の破壊を防
止することができる。また、信号線２と共通電極パター
ン４との容量結合を構成するための金属膜パターン３と
金属膜７の間の絶縁膜を第１の絶縁膜５と第２の絶縁膜
６の二層構造にすることによって絶縁膜に生じるピンホ
ールによる信号線２と共通電極パターン４のショートを
防止することができる。
１の絶縁膜５、第２の絶縁膜６を介して共通電極パター
ン４と容量結合されることになり、アクティブマトリッ
クス基板全体の信号線間の容量を高くすることができる
。従って、静電気によって数１００〜数ＫＶの高電圧が
信号線に加わった場合でも信号線の交差部にかかる電圧
を低くすることかでき、静電気による絶縁膜の破壊を防
止することができる。また、信号線２と共通電極パター
ン４との容量結合を構成するための金属膜パターン３と
金属膜７の間の絶縁膜を第１の絶縁膜５と第２の絶縁膜
６の二層構造にすることによって絶縁膜に生じるピンホ
ールによる信号線２と共通電極パターン４のショートを
防止することができる。
次に本実施例による欠陥検査方法について説明する。信
号線の断線検査は、走査信号線、映像信号線とも片側の
端子は接続されていないので、金属膜パターン３と入力
端子２１０−ブ針を接続し、抵抗値を測定することで検
査することができる。
号線の断線検査は、走査信号線、映像信号線とも片側の
端子は接続されていないので、金属膜パターン３と入力
端子２１０−ブ針を接続し、抵抗値を測定することで検
査することができる。
隣合う信号線どうしのショート欠陥検査は信号線が１本
おきに金属膜パターン３に接続されているため金属膜−
パターン３にプローブ針を接続し、抵抗値を測定するこ
とで２つのブロックについてショート欠陥検査を行うこ
とができる。また、走査信号線と映像信号線間のショー
ト欠陥検査は、各各の金属膜パターン３は第１の絶縁膜
５、第２の絶縁膜６によって電気的に絶縁されているの
で、走査信号線側の金属膜パターンと映像信号線側の金
属膜パターンにプローブ針を接続し、抵抗値を測定する
ことで当該ブロックについてショート欠陥検査を行うこ
とができる。
おきに金属膜パターン３に接続されているため金属膜−
パターン３にプローブ針を接続し、抵抗値を測定するこ
とで２つのブロックについてショート欠陥検査を行うこ
とができる。また、走査信号線と映像信号線間のショー
ト欠陥検査は、各各の金属膜パターン３は第１の絶縁膜
５、第２の絶縁膜６によって電気的に絶縁されているの
で、走査信号線側の金属膜パターンと映像信号線側の金
属膜パターンにプローブ針を接続し、抵抗値を測定する
ことで当該ブロックについてショート欠陥検査を行うこ
とができる。
第２図のｂ部で示す信号線と金属膜パターン３の接続部
分は検査終了後レーザ光線などで切断しやすいように補
強金属膜１１を形成していない。
分は検査終了後レーザ光線などで切断しやすいように補
強金属膜１１を形成していない。
発明の効果
以上の説明のように本発明は、アクティブマトリックス
基板のスイッチング素子の信号線を少なくとも２本以上
信号線端でガラス基板上に形成した第１の金属膜で接続
し、前記信号線端の外側に形成した第２の金属膜のパタ
ーンの一部分が第１および第２の絶縁膜を介して第１の
金属膜と重なるように構成することで、静電気による絶
縁膜破壊の保護を行うと共に、走査信号線、映像信号線
の断線欠陥検査やショート欠陥検査を行うことが可能で
あるというすぐれた効果を有する。
基板のスイッチング素子の信号線を少なくとも２本以上
信号線端でガラス基板上に形成した第１の金属膜で接続
し、前記信号線端の外側に形成した第２の金属膜のパタ
ーンの一部分が第１および第２の絶縁膜を介して第１の
金属膜と重なるように構成することで、静電気による絶
縁膜破壊の保護を行うと共に、走査信号線、映像信号線
の断線欠陥検査やショート欠陥検査を行うことが可能で
あるというすぐれた効果を有する。
皐
第１図は本発明の一実施例におけるアクティブマｌ−Ｉ
Ｊフックス板の構成図、第２図は第１図のＡ部の構造図
、第３図は第２図のａ−ａ’部における略断面図、第４
図は従来のアクティブマトリックス基板の構成を示す構
成図である。 １・・・・・・薄膜トランジスタ、２・・・・・・入力
端子、３・・・・・・金属膜パターン、４・・・・・・
共通電極パターン、５・・・・・・第１の絶縁膜、６・
・・・・・第２の絶縁膜、Ｘ。 〜Ｘ、・・・・・・走査信号線、Ｙ１〜Ｙｎ・・・・・
・映像信号線。 代理人の氏名 弁理士 粟野重孝 はか１名ｆ−Ｘ秒転
■うＪジ゛スタ ２、−入力１＊芥 ３−Ｊ会４しη芙へ°ダーン Ｙ＋ｖＹｎ−−−”イ１Ｉｔｔ千＆ 逸 ぐ） 嫁 寸
Ｊフックス板の構成図、第２図は第１図のＡ部の構造図
、第３図は第２図のａ−ａ’部における略断面図、第４
図は従来のアクティブマトリックス基板の構成を示す構
成図である。 １・・・・・・薄膜トランジスタ、２・・・・・・入力
端子、３・・・・・・金属膜パターン、４・・・・・・
共通電極パターン、５・・・・・・第１の絶縁膜、６・
・・・・・第２の絶縁膜、Ｘ。 〜Ｘ、・・・・・・走査信号線、Ｙ１〜Ｙｎ・・・・・
・映像信号線。 代理人の氏名 弁理士 粟野重孝 はか１名ｆ−Ｘ秒転
■うＪジ゛スタ ２、−入力１＊芥 ３−Ｊ会４しη芙へ°ダーン Ｙ＋ｖＹｎ−−−”イ１Ｉｔｔ千＆ 逸 ぐ） 嫁 寸
Claims (4)
- （１）ガラス基板上にスイッチング素子をマトリックス
状に配置したアクティブマトリックス基板であって、前
記スイッチング素子の信号線を少なくとも２本以上信号
線端で前記ガラス基板上に形成した第１の金属膜で接続
し、前記信号線端の外側に形成した第２の金属膜のパタ
ーンの一部分が第１および第２の絶縁膜を介して前記第
１の金属膜と重なるように構成したことを特徴とするア
クティブマトリックス基板。 - （２）信号線の入力端子の外側に形成した第２の金属膜
のパターンは、第１の絶縁膜と第２の絶縁膜の間に形成
したことを特徴とする請求項（１）記載のアクティブマ
トリックス基板。 - （３）信号線の入力端子の外側に形成した第２の金属膜
のパターンは、前記信号線のパターン幅より十分太くし
て共通電極としたことを特徴とする請求項（１）記載の
アクティブマトリックス基板。 - （４）スイッチング素子が二端子素子、あるいは、薄膜
トランジスタで構成されていることを特徴とする請求項
（１）記載のアクティブマトリックス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1078859A JPH02256028A (ja) | 1989-03-29 | 1989-03-29 | アクティブマトリックス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1078859A JPH02256028A (ja) | 1989-03-29 | 1989-03-29 | アクティブマトリックス基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02256028A true JPH02256028A (ja) | 1990-10-16 |
Family
ID=13673556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1078859A Pending JPH02256028A (ja) | 1989-03-29 | 1989-03-29 | アクティブマトリックス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02256028A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61213881A (ja) * | 1985-03-19 | 1986-09-22 | 株式会社東芝 | スイツチマトリクス形素子の電極製造方法 |
-
1989
- 1989-03-29 JP JP1078859A patent/JPH02256028A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61213881A (ja) * | 1985-03-19 | 1986-09-22 | 株式会社東芝 | スイツチマトリクス形素子の電極製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6982569B2 (en) | Multiple testing bars for testing liquid crystal display and method thereof | |
| KR100271038B1 (ko) | 전기적 특성 검사를 위한 단락 배선의 제조 방법 및 그 단락 배선을 포함하는 액티브 기판의 구조(a method for manufacturing a shorting bar probing an electrical state and a structure of an lcd comprising the shorting bar) | |
| US20040169781A1 (en) | Repair method for defects in data lines and flat panel display incorporating the same | |
| JP2715936B2 (ja) | 薄膜トランジスタ型液晶表示装置とその製造方法 | |
| JPH0933874A (ja) | 液晶表示装置およびその製造方法 | |
| CN204964956U (zh) | 一种阵列基板及显示面板 | |
| US5473261A (en) | Inspection apparatus and method for display device | |
| JP3066569B2 (ja) | 液晶表示装置 | |
| US5471329A (en) | Active matrix type liquid crystal display panel and a method for producing the same, having a construction capable of preventing breakdown of the switching elements or deterioration due to static electricity | |
| US8310262B2 (en) | Multiple testing bars for testing liquid crystal display and method thereof | |
| JPH05341246A (ja) | マトリクス型表示素子の製造方法 | |
| JPH05203986A (ja) | 液晶表示装置 | |
| JPH11119683A (ja) | 液晶表示パネルの検査方法 | |
| JPH0259727A (ja) | アクティブマトリックス基板 | |
| JPH02256028A (ja) | アクティブマトリックス基板 | |
| JPH03171034A (ja) | 液晶表示装置及びその製造方法 | |
| JPH0268522A (ja) | アクティブマトリックス基板 | |
| JPH0219839A (ja) | アクティブマトリックス基板 | |
| JPH0359534A (ja) | 液晶表示装置 | |
| JPH0394223A (ja) | アクティブマトリクス表示装置の製造方法 | |
| JPH11109887A (ja) | 液晶表示パネル及びその製造方法 | |
| KR100719916B1 (ko) | 라인 오픈 및 층간 쇼트 리페어용 수단이 구비된 박막트랜지스터 액정표시장치 | |
| JPH05273595A (ja) | 電気光学装置 | |
| KR100477129B1 (ko) | 수리선을가진액정표시장치 | |
| JP2001264788A (ja) | 配線電極の接続方法、液晶表示装置用基板の製造方法と液晶表示装置用基板の欠陥修正方法、および液晶表示装置の製造方法、並びにそれに用いる加工装置 |