JPH02259846A - Software monitoring system - Google Patents

Software monitoring system

Info

Publication number
JPH02259846A
JPH02259846A JP1078464A JP7846489A JPH02259846A JP H02259846 A JPH02259846 A JP H02259846A JP 1078464 A JP1078464 A JP 1078464A JP 7846489 A JP7846489 A JP 7846489A JP H02259846 A JPH02259846 A JP H02259846A
Authority
JP
Japan
Prior art keywords
timer
monitoring
software
signal
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1078464A
Other languages
Japanese (ja)
Inventor
Yoshihisa Okamoto
岡本 善久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1078464A priority Critical patent/JPH02259846A/en
Publication of JPH02259846A publication Critical patent/JPH02259846A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To precisely monitor a time to the abnormal operation of a software which originally should be operated with a fixed period by providing first and second monitoring timers which can be simultaneously started and restarted according to an instruction from the software. CONSTITUTION:Monitoring timers 1 and 2 are simultaneously operated according to a timer restart signal 5 from the software timer-out signals 6 and 7 of an output are set to logic '0' only for an operating time Tb of the monitoring timer 1 and an operating time Ta of the monitoring timer 2 to be set in advance. When the next timer restart signal 5 does not come even after more than the time Tb passes, the timer-out signal 6 goes to '1', passes through a logical sum circuit 4 and is outputted as a warning. When the timer-out signal 7 is '0' and the timer restart signal 5 is detected, a timer monitoring circuit 3 sets a warning signal 8 to '1', and outputs the signal as the warning. Thus, the time can be presicely monitored for the abnormal operation of the software which originally should be operated with the fixed period.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はソフトウェアの監視技術に関し、特にソフトウ
ェアの異常動作を監視する方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a software monitoring technique, and particularly to a method for monitoring abnormal operation of software.

〔従来の技術〕[Conventional technology]

従来、この徨の監視方式においては、ソフトウェアから
の命令によりッフトウエア動作を監視するタイマをリス
タートし、通常は、該当タイマがタイムアウトしないタ
イミングでソフトウェア命令が発行され、該当タイマが
タイムアウトしたときにソフトウェアの異常と判断する
ものとなっていた。
Conventionally, in this monitoring method, a timer that monitors software operation is restarted by a command from software. Usually, a software command is issued at a timing when the relevant timer does not time out, and when the relevant timer times out, the software It was determined that this was an abnormality.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来の監視方式では、ある一定時間内に監視タ
イマをリスタートすれば良く、またソフトウェア命令が
ある一定時間内の間隔で発行されれば良いため、頻繁に
命令が発行されるような異常動作があった場合には検出
できないという問題がある。
In the conventional monitoring method described above, the monitoring timer only needs to be restarted within a certain period of time, and software instructions only need to be issued at intervals within a certain period of time. There is a problem in that if there is any movement, it cannot be detected.

〔課題を解決するための手段〕[Means to solve the problem]

このような問題点を解決するため、本発明のソフトウェ
ア監視方式は、ソフトウェアからの命令によりリスター
ト可能な第1および第2のタイマを具備し、これら両タ
イマは前記ソフトウェア命令で同時にスタートし、該第
1のタイマがタイムアウトす°る前に前記ソフトウェア
命令が発行されれたときに警報を出力する第1の監視手
段と、前記第2のタイマがタイムアウトしたときに警報
を出力する第2の監視手段とを有するものである。
In order to solve such problems, the software monitoring system of the present invention includes first and second timers that can be restarted by a command from software, and both timers are started simultaneously by the software command, a first monitoring means for outputting an alert when the software instruction is issued before the first timer times out; and a second monitoring means for outputting an alert when the second timer times out. and monitoring means.

〔作用〕[Effect]

したがって、本発明によれば、一定周期で動作すべきソ
フトウェアの異常動作を監視するのに、きめ細かな時間
監視を行うことができる。
Therefore, according to the present invention, detailed time monitoring can be performed to monitor abnormal operations of software that should operate at regular intervals.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明に係るソフトウェア監視方式の一実施例
を示す機能ブロック図である。第1図において、1はソ
フトウェアからの命令つまりタイマリスタート信号5に
よりリスタート可能な監視タイマ、2は同じくそのタイ
マリスタート信号5によってリスタート可能な監視タイ
マであシ、これらタイマ1および2はそのタイマリスタ
ート信号5で同時にスタートする。3は前記監視タイマ
2からのタイムアウト信号Tとタイマリスタート信号5
が入力されるタイマ監視回路であり、この監視回路3は
、前記タイマ2がタイムアウトする前にソフトウェアか
らタイマリスタート信号5が送出されたときに警報を出
力するものとなっている。また、4は前記監視タイマ1
からのタイムアウト信号6とタイマ監視回路3からの警
報信号8が入力される論理和回路であり、その論理和出
力を警報出力信号として取シ出すものとなっている。
FIG. 1 is a functional block diagram showing an embodiment of the software monitoring system according to the present invention. In FIG. 1, 1 is a monitoring timer that can be restarted by a command from software, that is, a timer restart signal 5, and 2 is a monitoring timer that can also be restarted by the timer restart signal 5. start simultaneously with the timer restart signal 5. 3 is a timeout signal T from the monitoring timer 2 and a timer restart signal 5
This monitoring circuit 3 is configured to output an alarm when a timer restart signal 5 is sent from software before the timer 2 times out. 4 is the monitoring timer 1
The timeout signal 6 from the timer monitoring circuit 3 and the alarm signal 8 from the timer monitoring circuit 3 are input to the logical sum circuit, and the logical sum output is taken out as an alarm output signal.

ここで、ソフトウェア命令によって出力されるタイマリ
スタート信号5が監視タイマ1および2に入力されると
、これら監視タイマ1,2はそのタイマリスタート信号
5により同時に動作する。
Here, when the timer restart signal 5 outputted by a software instruction is input to the supervisory timers 1 and 2, these supervisory timers 1 and 2 operate simultaneously according to the timer restart signal 5.

このとき、両タイマ1,2は、第2図に示すよつに、各
々あらかじめ設定された時間、すなわち監視タイマ1の
動作時間Tbおよび監視タイマ2の動作時間Taだけ出
力のタイムアウト信号6およびTを論理「l」とする。
At this time, as shown in FIG. 2, both timers 1 and 2 output timeout signals 6 and T for preset times, that is, the operating time Tb of the monitoring timer 1 and the operating time Ta of the monitoring timer 2. Let be logic "l".

そして、このTb時間以上経過しても次のタイマリスタ
ート信号5(第2図(a))が来ない場合には、タイム
アウト信号6は「1」となり(第2図(C))、論理和
回路4を通夛警報として出力される。
If the next timer restart signal 5 (Fig. 2 (a)) does not come even after this Tb time has elapsed, the timeout signal 6 becomes "1" (Fig. 2 (C)), and the logic The sum circuit 4 is output as a repetition alarm.

また、監視タイマ1がタイムアウトする前に次のタイマ
リスタート信号5が来た場合、つtυTb時間以内に次
のタイマリスタート信号5が来た場合には、監視タイマ
1はリスタートされ、そのタイムアウト信号6は再びT
b時間の間「0」となっている。
Furthermore, if the next timer restart signal 5 comes before the timeout of the supervisory timer 1, and if the next timer restart signal 5 arrives within the time tυTb, the supervisory timer 1 is restarted. Timeout signal 6 is T again
It remains "0" during time b.

このため、タイマリスタート信号5の間隔T。Therefore, the interval T of the timer restart signal 5.

がTb<Toの場合には、タイムアウト信号6は常に「
0」となる。
If Tb<To, the timeout signal 6 is always "
0".

一方、監視タイマ2の出力であるタイムアウト信号7は
タイマ監視回路3に接続されている。そのため、このタ
イマ監視回路3では、そのタイムアウト信号T(第2図
(b))がrOJであるときにタイマリスタート信号5
を検出すると、警報信号8を「1」とし警報として出力
する。また、タイムアウト信号Tが「1」であるときに
タイマリスタート信号5t−検出し九ときには、警報信
号8を「0」とし警報とはしない。
On the other hand, a timeout signal 7 which is an output of the monitoring timer 2 is connected to a timer monitoring circuit 3. Therefore, in this timer monitoring circuit 3, when the timeout signal T (FIG. 2(b)) is rOJ, the timer restart signal 5
When detected, the alarm signal 8 is set to "1" and output as an alarm. Further, when the timeout signal T is "1", the timer restart signal 5t is detected, and when the timeout signal T is "1", the alarm signal 8 is set to "0" and no alarm is issued.

このように本実施例によると、一定周期で動作すべきソ
フトウェアの異常動作を監視するのに、2つのりスター
ト可能な監視タイマ1,2を用いることによ)、きめ細
かな時間監視を行うことができる。
In this way, according to this embodiment, by using two re-startable monitoring timers 1 and 2 to monitor abnormal operations of software that should run at regular intervals, detailed time monitoring can be performed. can.

〔発明の効果〕〔Effect of the invention〕

以上説明し九ように本発明は、ソフトウェアからの命令
により同時にスタートしかつりスタート可能な第1およ
び第2のタイマと、該第1のタイマがタイムアウトする
前に前記ソフトウェア命令が発行されたときに警報を出
力する第1の監視手段ト、前記第2のタイマがタイムア
ウトしたときに警報を出力する第2の監視手段とを有す
ることにより、一定周期で動作すべきソフトウェアの異
常動作を監視する場合に、きめ細かな時間監視が行える
という効果がある。また、監視機能を複数段ければ、マ
ルチタスクシステムにおいてタスク毎の細かな監視を゛
行えるという効果がある。
As described above, the present invention includes first and second timers that can be started and started simultaneously by a command from software, and a timer that can be started when the software command is issued before the first timer times out. A case in which abnormal operation of software that is to be operated at a constant cycle is monitored by having a first monitoring means that outputs an alarm, and a second monitoring means that outputs an alarm when the second timer times out. The advantage is that detailed time monitoring can be performed. Furthermore, by providing multiple stages of monitoring functions, it is possible to perform detailed monitoring of each task in a multitasking system.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の機能ブロック図、第2図は
上記実施例の動作説明に供する各信号のタイミングを示
す図である。 1.2・−゛・ζ響監視タイマ、311・・―タイマ監
視回路、4・−・・論理和回路、5・・φ・タイマリス
タート信号、6,7・・・・タイムアウト信号、8・・
・・警報信号。
FIG. 1 is a functional block diagram of an embodiment of the present invention, and FIG. 2 is a diagram showing the timing of each signal to explain the operation of the embodiment. 1.2・-゛・ζ sound monitoring timer, 311...-timer monitoring circuit, 4...-OR circuit, 5...φ-timer restart signal, 6,7...-timeout signal, 8・・・
...Alarm signal.

Claims (1)

【特許請求の範囲】[Claims] ソフトウェアの異常動作を監視するにあたつて、該ソフ
トウェアからの命令によりリスタート可能な第1および
第2のタイマを具備し、これら両タイマは前記ソフトウ
ェア命令で同時にスタートし、該第1のタイマがタイム
アウトする前に前記ソフトウェア命令が発行されたとき
に警報を出力する第1の監視手段と、前記第2のタイマ
がタイムアウトしたときに警報を出力する第2の監視手
段とを有することを特徴とするソフトウェア監視方式。
In monitoring abnormal operation of the software, first and second timers are provided which can be restarted by a command from the software, both of these timers are started simultaneously by the software command, and the first timer is restartable by a command from the software. and a second monitoring means that outputs an alarm when the second timer times out. Software monitoring method.
JP1078464A 1989-03-31 1989-03-31 Software monitoring system Pending JPH02259846A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1078464A JPH02259846A (en) 1989-03-31 1989-03-31 Software monitoring system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1078464A JPH02259846A (en) 1989-03-31 1989-03-31 Software monitoring system

Publications (1)

Publication Number Publication Date
JPH02259846A true JPH02259846A (en) 1990-10-22

Family

ID=13662747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1078464A Pending JPH02259846A (en) 1989-03-31 1989-03-31 Software monitoring system

Country Status (1)

Country Link
JP (1) JPH02259846A (en)

Similar Documents

Publication Publication Date Title
JPS6152496B2 (en)
JPH02259846A (en) Software monitoring system
JPH11143841A (en) Collation circuit
JPH09167107A (en) Microcomputer abnormality monitoring device
KR960024967A (en) Alarm processing method and device for maintenance of remote safety management system
JPH0317722A (en) Reference time interruption method
JPS6356755A (en) Abnormality supervising system for slave processor
JP2588290B2 (en) Data input / output system
JPS58146907A (en) Diagnozing method of timing device
KR200334102Y1 (en) Clock monitoring circuit using shift register
RU2191422C2 (en) Digital hardware checkup device
JPH0330044A (en) Interruption control method
JPH0679279B2 (en) Supervisory control device for microprocessor-applied equipment
SU1672457A1 (en) Computer system monitor
JP2695785B2 (en) Processing state display method of processing unit
JPH03191440A (en) Software monitoring system
JPH0683489A (en) Reset control system
JPS6326065B2 (en)
JPH06325002A (en) Synchronizing method for plural computers
JPH03136147A (en) Software monitor system
JPH0594427A (en) Fault monitor system for decentralized processor system
JPH05274173A (en) Pseudo fault setting system
JPS61147723A (en) Emergency interruption system for power source
JPH03196338A (en) Microprocessor for debugging
JPH08104224A (en) Failure detection device for electronic control unit