JPH02260090A - 物品識別システム - Google Patents
物品識別システムInfo
- Publication number
- JPH02260090A JPH02260090A JP1083219A JP8321989A JPH02260090A JP H02260090 A JPH02260090 A JP H02260090A JP 1083219 A JP1083219 A JP 1083219A JP 8321989 A JP8321989 A JP 8321989A JP H02260090 A JPH02260090 A JP H02260090A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- read
- output
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Discharge Of Articles From Conveyors (AREA)
- Control Of Conveyors (AREA)
- Automatic Assembly (AREA)
- Feeding Of Workpieces (AREA)
- General Factory Administration (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の分野〕
本発明は工作機の工具や工場における部品、製品の管理
又は物流システム等に用いられる物品の識別システムに
関するものである。
又は物流システム等に用いられる物品の識別システムに
関するものである。
従来工作機の工具の管理や工場における組立搬送ライン
での部品、製品の識別等を機械化するためには、工具１
部品、製品等の種々の物品を識別して管理するシステム
が必要となる。そこで特開昭６３−２２１９５０号のよ
うに識別対象物にメモリを有するメモリユニットを設け
、外部からデータ伝送によってこのようなメモリに必要
な情報を書込んでおき、必要に応じてその情報を読出す
ようにした物品識別システムが提案されている。
での部品、製品の識別等を機械化するためには、工具１
部品、製品等の種々の物品を識別して管理するシステム
が必要となる。そこで特開昭６３−２２１９５０号のよ
うに識別対象物にメモリを有するメモリユニットを設け
、外部からデータ伝送によってこのようなメモリに必要
な情報を書込んでおき、必要に応じてその情報を読出す
ようにした物品識別システムが提案されている。
又特公昭６０−２７０７７号に示されているように、デ
ータを保持するデータキャリアは直列信号を送出せず、
データキャリアのデータを読出す際にはヘッド部から送
出した電波をデータキャリアのメモリ内容に従って位相
や振幅を変化させて反射させるようにした通信方式が知
られている。第７図はこのような従来の識別シテスムの
一例を示すブロック図である。本図においてデータの入
出力を行う書込／読出制御ユニット１はシリアルデータ
によってマイクロ波の発振器２が断続的に発振し、その
出力がサーキュレータ３を介して４つのエレメントを持
つアンテナ回路４に与えられる。一方データを保持する
データキャリア１０はこのアンテナより得られるマイク
ロ波を受信する受信用のアンテナ１１及び送信用アンテ
ナ１２を有しており、受信アンテナ１１に得られる出力
は検波回路１３、増幅回路１４によって増幅されＳ／Ｐ
変換器１５を介してメモリ制御部１６に与えられ、メモ
リ１７にデータが書込まれ又はデータが読出される。読
出されたデータはＰ／Ｓ変換器１８を介してシリアル信
号に変換され、ＦＳＸ変調回路１９により周波数変調さ
れて送信用アンテナ１２に接続されたショットキーダイ
オードＤをオンオフするようにする。こうすれば送信用
アンテナ１２の反射率の変化により書込／読出制御ユニ
ット１のアンテナ回路４に得られる出力レベルが変化す
ることとなる。そして書込／読出制御ユニット１のアン
テナ回路４より得られる反射波はサーキュレータ５を介
してミキサ回路５に与えられる。ミキサ回路５はマイク
ロ波と受信信号を乗算することによって反射率の変化に
対応した信号を得る復調回路であり、その出力はフィル
タ増幅回路６に与えられ、更にＦＳＸ復調回路７を介し
てシリアルデータとして取出される。このように反射方
式による識別システムによれば、データキャリアが自ら
発振して電波を発生させるものではないので低消費電力
であり、小型化やローコスト化が可能となる。
ータを保持するデータキャリアは直列信号を送出せず、
データキャリアのデータを読出す際にはヘッド部から送
出した電波をデータキャリアのメモリ内容に従って位相
や振幅を変化させて反射させるようにした通信方式が知
られている。第７図はこのような従来の識別シテスムの
一例を示すブロック図である。本図においてデータの入
出力を行う書込／読出制御ユニット１はシリアルデータ
によってマイクロ波の発振器２が断続的に発振し、その
出力がサーキュレータ３を介して４つのエレメントを持
つアンテナ回路４に与えられる。一方データを保持する
データキャリア１０はこのアンテナより得られるマイク
ロ波を受信する受信用のアンテナ１１及び送信用アンテ
ナ１２を有しており、受信アンテナ１１に得られる出力
は検波回路１３、増幅回路１４によって増幅されＳ／Ｐ
変換器１５を介してメモリ制御部１６に与えられ、メモ
リ１７にデータが書込まれ又はデータが読出される。読
出されたデータはＰ／Ｓ変換器１８を介してシリアル信
号に変換され、ＦＳＸ変調回路１９により周波数変調さ
れて送信用アンテナ１２に接続されたショットキーダイ
オードＤをオンオフするようにする。こうすれば送信用
アンテナ１２の反射率の変化により書込／読出制御ユニ
ット１のアンテナ回路４に得られる出力レベルが変化す
ることとなる。そして書込／読出制御ユニット１のアン
テナ回路４より得られる反射波はサーキュレータ５を介
してミキサ回路５に与えられる。ミキサ回路５はマイク
ロ波と受信信号を乗算することによって反射率の変化に
対応した信号を得る復調回路であり、その出力はフィル
タ増幅回路６に与えられ、更にＦＳＸ復調回路７を介し
てシリアルデータとして取出される。このように反射方
式による識別システムによれば、データキャリアが自ら
発振して電波を発生させるものではないので低消費電力
であり、小型化やローコスト化が可能となる。
しかるにこのような従来の識別ステムでは、書込／読出
制御ユニットのアンテナ回路で受信するデータキャリア
からの応答が距離の４乗に反比例して変化するため、少
し距離が離れると入力信号が非常に弱（なる。そのため
生産現場で使用する際にはノイズの影響を無視すること
ができず、伝送エラーが生じ易いという欠点があった。
制御ユニットのアンテナ回路で受信するデータキャリア
からの応答が距離の４乗に反比例して変化するため、少
し距離が離れると入力信号が非常に弱（なる。そのため
生産現場で使用する際にはノイズの影響を無視すること
ができず、伝送エラーが生じ易いという欠点があった。
本発明はこのような従来の物品識別システムの問題点に
鑑みてなされたものであって、伝送エラーの生じ難いデ
ータ伝送方式とすることを技術的課題とする。
鑑みてなされたものであって、伝送エラーの生じ難いデ
ータ伝送方式とすることを技術的課題とする。
本発明は物体に取付けられるデータキャリアと、該デー
タキャリアにデータを書込み又はデータを読出す書込／
読出制御ユニットと、を具備する物品識別システムであ
って、データキャリアは、データを記憶するメモリと、
メモリから順次読出された一群のデータ列を順序を異な
らせて第１．第２のシリアル出力端より出力するデータ
スクランブル部と、データスクランブル部より得られる
第１、第２のシリアル出力を夫々相異なる搬送周波数で
変調する第１．第２の変調回路と、第１．第２の変調回
路の出力に基づきアンテナの反射率を変化させる位相回
路と、を有するものであり、書込／読出制御ユニットは
、所定の高周波を発振する発振器と、発振器の出力が与
えられデータキャリアに対応する位置に設けられたアン
テナと、アンテナに得られる反射波と発振器の出力とを
混合することによってその位相差を検出するミキサ回路
と、ミキサ回路の出力をデータスクランブル部より得ら
れる第１．第２のシリアル出力に分離して復調する第１
．第２の復調回路と、第１．第２の復調回路より得られ
る出力に基づきエラー〇生じた部分を訂正し一つのシリ
アル信号として出力する誤り制御手段と、を有すること
を特徴とするものである。
タキャリアにデータを書込み又はデータを読出す書込／
読出制御ユニットと、を具備する物品識別システムであ
って、データキャリアは、データを記憶するメモリと、
メモリから順次読出された一群のデータ列を順序を異な
らせて第１．第２のシリアル出力端より出力するデータ
スクランブル部と、データスクランブル部より得られる
第１、第２のシリアル出力を夫々相異なる搬送周波数で
変調する第１．第２の変調回路と、第１．第２の変調回
路の出力に基づきアンテナの反射率を変化させる位相回
路と、を有するものであり、書込／読出制御ユニットは
、所定の高周波を発振する発振器と、発振器の出力が与
えられデータキャリアに対応する位置に設けられたアン
テナと、アンテナに得られる反射波と発振器の出力とを
混合することによってその位相差を検出するミキサ回路
と、ミキサ回路の出力をデータスクランブル部より得ら
れる第１．第２のシリアル出力に分離して復調する第１
．第２の復調回路と、第１．第２の復調回路より得られ
る出力に基づきエラー〇生じた部分を訂正し一つのシリ
アル信号として出力する誤り制御手段と、を有すること
を特徴とするものである。
このような特徴を有する本発明によれば、データキャリ
アは書込／読出制御ユニットの発振器より連続的に発振
された信号を受信してメモリに保持されているデータを
順次読出し、読出された一群のデータ列をデータスクラ
ンブル部で順序を異ならせて２つの出力端よりシリアル
出力しており、その出力を相異なる周波数で変調し、位
相回路によってアンテナに得られる高周波の反射率を変
化させて書込／読出制御ユニット側に伝えるようにして
いる。書込／読出制御ユニットではこの信号をミキサ回
路によって分離し、第１．第２の復調回路によって復調
して２つのデータを得ると共にエラーの生じた部分を訂
正して一つのシリアル信号として出力するようにしてい
る。
アは書込／読出制御ユニットの発振器より連続的に発振
された信号を受信してメモリに保持されているデータを
順次読出し、読出された一群のデータ列をデータスクラ
ンブル部で順序を異ならせて２つの出力端よりシリアル
出力しており、その出力を相異なる周波数で変調し、位
相回路によってアンテナに得られる高周波の反射率を変
化させて書込／読出制御ユニット側に伝えるようにして
いる。書込／読出制御ユニットではこの信号をミキサ回
路によって分離し、第１．第２の復調回路によって復調
して２つのデータを得ると共にエラーの生じた部分を訂
正して一つのシリアル信号として出力するようにしてい
る。
そのため本発明によれば、ノイズによるエラー発生が少
なくなり信頼性を向上させることができる。又同時に信
号を伝送するようにしているため同一のデータを再送す
る場合に比べて高速となり、信頼性を向上させることが
できる。
なくなり信頼性を向上させることができる。又同時に信
号を伝送するようにしているため同一のデータを再送す
る場合に比べて高速となり、信頼性を向上させることが
できる。
第２図は本発明の一実施例による物品識別システムの構
造を示すブロック図である。本図において物品識別シス
テムは識別の対象となる部品が搬送されるパレット２１
に直接取付けられるデータキャリア２２と、データキャ
リア２２にデータを書込み及び読出すリードライトヘッ
ド（以下ＲＷヘッドという）２３、及びＲＷヘッド２３
に接続されてその動作を制御するＩＤコントローラ２４
が設けられる。ＩＤコントローラ２４は上位のコンピュ
ータ２５に接続されている。ここでＲＷヘッド２３及び
ＩＤコントローラ２４は書込／読出制御ユニット２６を
構成している。
造を示すブロック図である。本図において物品識別シス
テムは識別の対象となる部品が搬送されるパレット２１
に直接取付けられるデータキャリア２２と、データキャ
リア２２にデータを書込み及び読出すリードライトヘッ
ド（以下ＲＷヘッドという）２３、及びＲＷヘッド２３
に接続されてその動作を制御するＩＤコントローラ２４
が設けられる。ＩＤコントローラ２４は上位のコンピュ
ータ２５に接続されている。ここでＲＷヘッド２３及び
ＩＤコントローラ２４は書込／読出制御ユニット２６を
構成している。
さて書込／読出制御ユニット２６及びデータキャリア２
２の構成を第１図を参照しつつ説明する。
２の構成を第１図を参照しつつ説明する。
本図において従来例と同一部分は同一符号を付している
。書込／読出制御ユニット内のマイクロ波発振器２は周
波数ｆｃ、例えば２．４５ＧＨｚのマイクロ波を発振す
る発振器であって、その出力はサーキュレータ３及びミ
キサ回路５に与えられる。サーキュレータ３には従来例
と同様に４素子のアンテナ回路４が接続されている。デ
ータの送信時にはこのマイクロ波発振器２を断続させる
ことによりデータキャリアにデータを伝えるものであり
、データ受信時には連続して発振を行うようにする。
。書込／読出制御ユニット内のマイクロ波発振器２は周
波数ｆｃ、例えば２．４５ＧＨｚのマイクロ波を発振す
る発振器であって、その出力はサーキュレータ３及びミ
キサ回路５に与えられる。サーキュレータ３には従来例
と同様に４素子のアンテナ回路４が接続されている。デ
ータの送信時にはこのマイクロ波発振器２を断続させる
ことによりデータキャリアにデータを伝えるものであり
、データ受信時には連続して発振を行うようにする。
マイクロ波発振器２．サーキュレータ３及びアンテナ回
路４とミキサ回路５とはリードライトヘッド２３内に取
付けられる。そしてミキサ回路５の出力端には夫々相異
なる周波数ｆ、、 ｆ、を通過帯域とするバンドパスフ
ィルタ３１．３２が接続され、その出力がミキサ回路３
３．３４に与えられる。
路４とミキサ回路５とはリードライトヘッド２３内に取
付けられる。そしてミキサ回路５の出力端には夫々相異
なる周波数ｆ、、 ｆ、を通過帯域とするバンドパスフ
ィルタ３１．３２が接続され、その出力がミキサ回路３
３．３４に与えられる。
ミキサ回路３３．３４には夫々周波数ｆ、、 ｆ、の発
振器３５．３６が接続され、入力信号をヘテロゲイン検
波するものであり、夫々の出力はローパスフィルタ３７
．３８を介してＦＳＫｙ！、調回路３９゜４０に与えら
れる。ここでバンドパスフィルタ３１、ミキサ回路３３
２発振器３５及びローパスフィルタ３７とＦＳＫ復調回
路３９は第１の復調回路４１を構成しており、バンドパ
スフィルタ３２゜ミキサ回路３４９発振器３６及びロー
パスフィルタ３８とＦＳＸ復調回路４０は第２の復調回
路４２を構成している。ＦＳＫ復調回路３９．４０の出
力は夫々ＩＤコントローラ内のＣＰＵ４３に与えられる
。ＣＰＵ４３には演算処理手順を記憶するメモリ４４が
接続される。ＣＰＵ４３は後述するようにスクランブル
されたデータの誤り制御を行い元の信号を復調する誤り
制御手段を構成しており、その出力は直列信号として出
力される。
振器３５．３６が接続され、入力信号をヘテロゲイン検
波するものであり、夫々の出力はローパスフィルタ３７
．３８を介してＦＳＫｙ！、調回路３９゜４０に与えら
れる。ここでバンドパスフィルタ３１、ミキサ回路３３
２発振器３５及びローパスフィルタ３７とＦＳＫ復調回
路３９は第１の復調回路４１を構成しており、バンドパ
スフィルタ３２゜ミキサ回路３４９発振器３６及びロー
パスフィルタ３８とＦＳＸ復調回路４０は第２の復調回
路４２を構成している。ＦＳＫ復調回路３９．４０の出
力は夫々ＩＤコントローラ内のＣＰＵ４３に与えられる
。ＣＰＵ４３には演算処理手順を記憶するメモリ４４が
接続される。ＣＰＵ４３は後述するようにスクランブル
されたデータの誤り制御を行い元の信号を復調する誤り
制御手段を構成しており、その出力は直列信号として出
力される。
さてデータキャリアはＩＤコントローラ内のアンテナに
対向する位置に受信用アンテナ１１が設けられ、その出
力が検波回路１３及び増幅回路１４に与えられることは
従来例と同様である。本実施例では増幅出力はメモリ制
御部５０に与えられる。メモリ制御部５０にはデータを
保持するメモＩＪ１７が接続されている。メモリ制御部
５０は後述するように与えられたコマンド及びデータに
従ってメモリにデータを書込むと共に、メモリから読出
されたデータをスクランブルするスクランブル部５１を
含み、２つの出力端よりシリアル信号を出力するもので
ある。これらの一対の出力は夫々ＦＳＸ変調回路５２．
５３に与えられる。、ＦＳＫ変調回路５２．５３は夫々
人力データの「Ｏ」。
対向する位置に受信用アンテナ１１が設けられ、その出
力が検波回路１３及び増幅回路１４に与えられることは
従来例と同様である。本実施例では増幅出力はメモリ制
御部５０に与えられる。メモリ制御部５０にはデータを
保持するメモＩＪ１７が接続されている。メモリ制御部
５０は後述するように与えられたコマンド及びデータに
従ってメモリにデータを書込むと共に、メモリから読出
されたデータをスクランブルするスクランブル部５１を
含み、２つの出力端よりシリアル信号を出力するもので
ある。これらの一対の出力は夫々ＦＳＸ変調回路５２．
５３に与えられる。、ＦＳＫ変調回路５２．５３は夫々
人力データの「Ｏ」。
「１」に対応して周波数す、 ｆイとなるＦＳＫ変調信
号を出力するものであり、その出力は夫々ＥＯＲ回路５
４．５５の一方の入力端に与えられる。ＥＯＲ回路５４
．５５の他方の入力端には夫々周波数ｆｌ＋ ｆｚ （
＞＞ ｂ、 ｆｎ ）のクロック信号を発振する発振器
５６．５７が接続されており、その排他的論理和出力を
ショットキーダイオードＤ１、Ｄ２を介して一対の受信
用アンテナ１２ａ。
号を出力するものであり、その出力は夫々ＥＯＲ回路５
４．５５の一方の入力端に与えられる。ＥＯＲ回路５４
．５５の他方の入力端には夫々周波数ｆｌ＋ ｆｚ （
＞＞ ｂ、 ｆｎ ）のクロック信号を発振する発振器
５６．５７が接続されており、その排他的論理和出力を
ショットキーダイオードＤ１、Ｄ２を介して一対の受信
用アンテナ１２ａ。
１２ｂに与える。ここでＦＳＫ変調回路５２．ＥＯＲ回
路５４１発振器５６は第１の変調回路５８、ＦＳＫ変調
回路５３．ＥＯＲ回路５５及び発振器５７は第２の変調
回路５９を構成している。又ダイオードＤ１．Ｄ２はこ
れらの変調回路の出力によってアンテナの反射率を変化
させる位相回路６０を構成している。
路５４１発振器５６は第１の変調回路５８、ＦＳＫ変調
回路５３．ＥＯＲ回路５５及び発振器５７は第２の変調
回路５９を構成している。又ダイオードＤ１．Ｄ２はこ
れらの変調回路の出力によってアンテナの反射率を変化
させる位相回路６０を構成している。
次に本実施例の動作についてフローチャート及びデータ
伝送パターンを参照しつつ説明する。第３図はデータキ
ャリア２２、第４図はＩＤコントローラ２４の動作を示
すフローチャートであり、データキャリア２２は動作を
開始するとまずステップ６１においてリードライトヘッ
ド２３からの送信キャリア、同期キャラクタの検出を待
受けている。又ＩＤコントローラ２４はステップ７１に
おいて上位コンピュータ２５からのコマンドを待受けて
おり、コマンドがあればステップ７２に進んでう未定義
エラーレスポンスを上位コンピュータ２５に送出してス
テップ７１に戻り、リードコマンドであればステップ７
５においてデータキャリアにリードコマンドを送出する
。データキャリア２２は送信キャリア及び同期キャラク
タが検出されればステップ６２に進んでコマンドを受信
し、受信エラーかどうかをチエツクする。受信エラーで
あればステップ６０に進んでエラーレスポンスを送出し
て処理を終了し、受信エラーがなければコマンドを解析
しリード又はライト命令のいずれがを判別する（ステッ
プ６５）。リードコマンドであればステップ６６に進ん
でメモリの指定されたアドレスがら一連のブロックデー
タを続出し、ステップ６７に進んでデータスクランブル
を行う。データスクランブルは第５図に示すように一連
のブロックデータがＤａ、Ｄｂ、Ｄｃ、Ｄｄであるとす
ればチャンネル１とチャンネル２とでその順序を異なら
せ、例えばチャンネル１についてはＤａ、Ｄｂ、Ｄｃ。
伝送パターンを参照しつつ説明する。第３図はデータキ
ャリア２２、第４図はＩＤコントローラ２４の動作を示
すフローチャートであり、データキャリア２２は動作を
開始するとまずステップ６１においてリードライトヘッ
ド２３からの送信キャリア、同期キャラクタの検出を待
受けている。又ＩＤコントローラ２４はステップ７１に
おいて上位コンピュータ２５からのコマンドを待受けて
おり、コマンドがあればステップ７２に進んでう未定義
エラーレスポンスを上位コンピュータ２５に送出してス
テップ７１に戻り、リードコマンドであればステップ７
５においてデータキャリアにリードコマンドを送出する
。データキャリア２２は送信キャリア及び同期キャラク
タが検出されればステップ６２に進んでコマンドを受信
し、受信エラーかどうかをチエツクする。受信エラーで
あればステップ６０に進んでエラーレスポンスを送出し
て処理を終了し、受信エラーがなければコマンドを解析
しリード又はライト命令のいずれがを判別する（ステッ
プ６５）。リードコマンドであればステップ６６に進ん
でメモリの指定されたアドレスがら一連のブロックデー
タを続出し、ステップ６７に進んでデータスクランブル
を行う。データスクランブルは第５図に示すように一連
のブロックデータがＤａ、Ｄｂ、Ｄｃ、Ｄｄであるとす
ればチャンネル１とチャンネル２とでその順序を異なら
せ、例えばチャンネル１についてはＤａ、Ｄｂ、Ｄｃ。
Ｄｄの順、チャンネル２についてはＤＣ＋ Ｄｄ 。
Ｄａ、Ｄｂの順となるようにスクランブルを行い、各ポ
ートより夫々のデータについてパリティビットＰａ−Ｐ
ｄを付加し、ステップ６８に進んで２チヤンネルのボー
トよりＩＤコントローラ２４にデータを送出する。そし
てリードコマンドで指定されたアドレスの全てを読み終
えたがどうかをチエツクしくステップ６９）、終えてい
なければステップ６６に戻って同様の処理を繰り返す。
ートより夫々のデータについてパリティビットＰａ−Ｐ
ｄを付加し、ステップ６８に進んで２チヤンネルのボー
トよりＩＤコントローラ２４にデータを送出する。そし
てリードコマンドで指定されたアドレスの全てを読み終
えたがどうかをチエツクしくステップ６９）、終えてい
なければステップ６６に戻って同様の処理を繰り返す。
こうすればメモリ制御部５０の各チャンネルよりデータ
スクランブルされて２チヤンネルのシリアルデータ信号
が出力されることとなる。この信号はＦＳＸ変調回路５
２．５３によってＦＳＫ変調され、更に周波数ｆｌ＋
ｆｉをキャリアとする発振器５６．５７によって高い周
波数帯域に持ち上げられる。そしてその信号が位相回路
６０を介して送信用アンテナ１２ａ、１２ｂに入力され
るためアンテナの反射係数が異なる。従ってリードライ
トヘッド２３に得られる出力は第６図に周波数スペクト
ル図を示すように、マイクロ波の周波数ｆｃを中心とし
て周波数がｆｉ ｒ、たけずれた信号が得られ、更にそ
の両側にＦＳＸ変劇された信号が得られることとなり、
周波数分割による多重伝送が行われる。
スクランブルされて２チヤンネルのシリアルデータ信号
が出力されることとなる。この信号はＦＳＸ変調回路５
２．５３によってＦＳＫ変調され、更に周波数ｆｌ＋
ｆｉをキャリアとする発振器５６．５７によって高い周
波数帯域に持ち上げられる。そしてその信号が位相回路
６０を介して送信用アンテナ１２ａ、１２ｂに入力され
るためアンテナの反射係数が異なる。従ってリードライ
トヘッド２３に得られる出力は第６図に周波数スペクト
ル図を示すように、マイクロ波の周波数ｆｃを中心とし
て周波数がｆｉ ｒ、たけずれた信号が得られ、更にそ
の両側にＦＳＸ変劇された信号が得られることとなり、
周波数分割による多重伝送が行われる。
そしてこの信号がミキサ回路５の一方の入力端に与えら
れ、他方の入力端には周波数ｆｃを持つ信号が与えられ
るため、ミキサ回路５の出力端より復調信号が得られる
こととなり、更に周波数ｆｌ＋ｆ２を中心周波数とする
バンドパスフィルタ３１゜３２によって二つの変調され
た信号が得られる。
れ、他方の入力端には周波数ｆｃを持つ信号が与えられ
るため、ミキサ回路５の出力端より復調信号が得られる
こととなり、更に周波数ｆｌ＋ｆ２を中心周波数とする
バンドパスフィルタ３１゜３２によって二つの変調され
た信号が得られる。
これらの信号がミキサ回路３３．３４に加えられ、周波
数ｆ、、 ｆ２の発振器３５．３６及びローパスフィル
タ３７．３８によって元のＦＳＸ変調された信号が取出
される。更にＦＳＫ復調回路３９．４０によって復調さ
れてメモリ制御部５１で生成された２チヤンネルのシリ
アル信号が取出される。
数ｆ、、 ｆ２の発振器３５．３６及びローパスフィル
タ３７．３８によって元のＦＳＸ変調された信号が取出
される。更にＦＳＫ復調回路３９．４０によって復調さ
れてメモリ制御部５１で生成された２チヤンネルのシリ
アル信号が取出される。
そしてこの信号がＩＤコントローラ２４０ＣＰＵ４３の
一対の入力端に与えられる。ＩＤコントローラ２４はス
テップ７６に進んでリードデータが受信されたかどうか
をチエツクし、このデータが受信されなければステップ
７７において通信エラーレスポンスを送出して処理を終
了し、受信データが得られればステップ７８においてＸ
及びＹバッファに２チヤンネルのデータを夫々保持する
。こうすれば第５図に示す一連のデータＤａ ”Ｄｄ
、 Ｄｃ〜Ｄｂのデータが保持されることとなり、ステ
ップ７９に進んでＹバッファのデータを元の順に戻す。
一対の入力端に与えられる。ＩＤコントローラ２４はス
テップ７６に進んでリードデータが受信されたかどうか
をチエツクし、このデータが受信されなければステップ
７７において通信エラーレスポンスを送出して処理を終
了し、受信データが得られればステップ７８においてＸ
及びＹバッファに２チヤンネルのデータを夫々保持する
。こうすれば第５図に示す一連のデータＤａ ”Ｄｄ
、 Ｄｃ〜Ｄｂのデータが保持されることとなり、ステ
ップ７９に進んでＹバッファのデータを元の順に戻す。
そしてステップ７９に進みＸバッファのデータのパリテ
ィビットに基づきエラーの有無をチエツクする。そのデ
ータにエラーがなければステップ８１に進んでそのデー
タを上位のコンピュータ２５に送出し、エラーがあれば
ステップ８２においてＹバッファのデータにエラーがあ
るかどうかをチエツクし、エラーがなければＹバッファ
のデータを上位コンピュータ２５に送出する。いずれの
バッファデータにもエラーがあればステップ８３に進ん
で上位にデータエラーレスポンスを送出して処理を終了
し、エラーがなければステップ８４に進んでリードが終
了したかどうかをチエツクする。リードを終えていなけ
ればステップ７６に進んで同様の処理を繰り返す。一方
データキャリア２２も同様にしてステップ６９において
リードを終了したかどうかをチエツクし、終了していな
ければステップ６６に戻って再びブロックデータを読出
しデータスクランブルを行って２チヤンネルのボートよ
り出力する。こうして順次データを読出すことにより元
の正確なデータを復元して出力するようにする。こうす
ればノイズの多い環境下で用いられる場合にも同一のデ
ータを同時に再送していることと同等となるため、デー
タの信頬性を向上させることができる。
ィビットに基づきエラーの有無をチエツクする。そのデ
ータにエラーがなければステップ８１に進んでそのデー
タを上位のコンピュータ２５に送出し、エラーがあれば
ステップ８２においてＹバッファのデータにエラーがあ
るかどうかをチエツクし、エラーがなければＹバッファ
のデータを上位コンピュータ２５に送出する。いずれの
バッファデータにもエラーがあればステップ８３に進ん
で上位にデータエラーレスポンスを送出して処理を終了
し、エラーがなければステップ８４に進んでリードが終
了したかどうかをチエツクする。リードを終えていなけ
ればステップ７６に進んで同様の処理を繰り返す。一方
データキャリア２２も同様にしてステップ６９において
リードを終了したかどうかをチエツクし、終了していな
ければステップ６６に戻って再びブロックデータを読出
しデータスクランブルを行って２チヤンネルのボートよ
り出力する。こうして順次データを読出すことにより元
の正確なデータを復元して出力するようにする。こうす
ればノイズの多い環境下で用いられる場合にも同一のデ
ータを同時に再送していることと同等となるため、デー
タの信頬性を向上させることができる。
又第４図において上位コンピュータ２５から与えられた
データがライトコマンドであればステップ８５に進んで
データキャリア２２にライトコマンドを送出する。この
場合にはデータキャリアはステップ６５からステップ７
０に進み与えられたデータをメモリ制御部５０を介して
メモリ１７に書込む。
データがライトコマンドであればステップ８５に進んで
データキャリア２２にライトコマンドを送出する。この
場合にはデータキャリアはステップ６５からステップ７
０に進み与えられたデータをメモリ制御部５０を介して
メモリ１７に書込む。
ＩＤコントローラ２４はその後通信エラーの有無をチエ
ツクし、通信エラーがなければ上位にライトレスポンス
を送出して処理を終了する。
ツクし、通信エラーがなければ上位にライトレスポンス
を送出して処理を終了する。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は物品識別システムの全体構成を示す斜視図、第３
図はデータキャリアの動作を示すフローチャート、第４
図はＩＤコントローラの動作を示すフローチャート、第
５図はデータキャリアより得られるデータの伝送パター
ンを示す図、第６図はＩＤコントローラのアンテナに得
られる受信信号の周波数スペクトル図、第７図は従来の
物品識別システムの全体構成を示すブロック図である。 ２−・・−・・・発振器 ３・・・・−・サーキュレ
ータ ４−・−一アンテナ回路 ５．３３．３４−
・−・−ミキサ回路 １０．２２−・−・−データキ
ャリア １１−一・−受信用アンテナ １２ａ、１
２ｂ−・・・・−送信用アンテナ １３・−・・・−
・・検波回路 １４−・・−・−増幅回路 １７−
−−−−−−メモリ ２３・−・−リードライトヘッ
ド ２４−・・・−・−ＩＤコントローラ ２５−
・・・・・・上位コンピュータ ２６−−−−−−−
書込／読出制御ユニット ３１ 、 ３２−−−−−
−−バンドパスフィルタ ３５． ３６． ５６．
５７−・−・発振器 ３７．３８・・−・・・・ロー
パスフィルタ ３９．４０−・−・−ＦＳＫ復調回路
４１．４２−・−・−・・復調回路４３−・−・・
ＣＰＵ ４４−−−−−・・メモリ ５０−
−−−・・・メモリ制御部 ５１−−−−−−・デー
タスクランブル部５２．５３−−一一一・−ＦＳＫ変調
回路 ５４．５５−・・−Ｅ ＯＲ回路 ５８ 、
５ ！Ｌ−・・・・変調回路 Ｄ。 ＤＩ、Ｄ２・−・−ダイオード 第 図 第 図 第 一一一二ｕ− 図 図 第 図 第 図
２図は物品識別システムの全体構成を示す斜視図、第３
図はデータキャリアの動作を示すフローチャート、第４
図はＩＤコントローラの動作を示すフローチャート、第
５図はデータキャリアより得られるデータの伝送パター
ンを示す図、第６図はＩＤコントローラのアンテナに得
られる受信信号の周波数スペクトル図、第７図は従来の
物品識別システムの全体構成を示すブロック図である。 ２−・・−・・・発振器 ３・・・・−・サーキュレ
ータ ４−・−一アンテナ回路 ５．３３．３４−
・−・−ミキサ回路 １０．２２−・−・−データキ
ャリア １１−一・−受信用アンテナ １２ａ、１
２ｂ−・・・・−送信用アンテナ １３・−・・・−
・・検波回路 １４−・・−・−増幅回路 １７−
−−−−−−メモリ ２３・−・−リードライトヘッ
ド ２４−・・・−・−ＩＤコントローラ ２５−
・・・・・・上位コンピュータ ２６−−−−−−−
書込／読出制御ユニット ３１ 、 ３２−−−−−
−−バンドパスフィルタ ３５． ３６． ５６．
５７−・−・発振器 ３７．３８・・−・・・・ロー
パスフィルタ ３９．４０−・−・−ＦＳＫ復調回路
４１．４２−・−・−・・復調回路４３−・−・・
ＣＰＵ ４４−−−−−・・メモリ ５０−
−−−・・・メモリ制御部 ５１−−−−−−・デー
タスクランブル部５２．５３−−一一一・−ＦＳＫ変調
回路 ５４．５５−・・−Ｅ ＯＲ回路 ５８ 、
５ ！Ｌ−・・・・変調回路 Ｄ。 ＤＩ、Ｄ２・−・−ダイオード 第 図 第 図 第 一一一二ｕ− 図 図 第 図 第 図
Claims (1)
- （１）物体に取付けられるデータキャリアと、該データ
キャリアにデータを書込み又はデータを読出す書込／読
出制御ユニットと、を具備する物品識別システムであっ
て、 前記データキャリアは、 データを記憶するメモリと、 前記メモリから順次読出された一群のデータ列を順序を
異ならせて第１、第２のシリアル出力端より出力するデ
ータスクランブル部と、前記データスクランブル部より
得られる第１、第２のシリアル出力を夫々相異なる搬送
周波数で変調する第１、第２の変調回路と、 前記第１、第２の変調回路の出力に基づきアンテナの反
射率を変化させる位相回路と、を有するものであり、 前記書込／読出制御ユニットは、 所定の高周波を発振する発振器と、 前記発振器の出力が与えられ前記データキャリアに対応
する位置に設けられたアンテナと、前記アンテナに得ら
れる反射波と発振器の出力とを混合することによってそ
の位相差を検出するミキサ回路と、 前記ミキサ回路の出力を前記データスクランブル部より
得られる第１、第２のシリアル出力に分離して復調する
第１、第２の復調回路と、前記第１、第２の復調回路よ
り得られる出力に基づきエラーの生じた部分を訂正し一
つのシリアル信号として出力する誤り制御手段と、を有
することを特徴とする物品識別システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1083219A JPH02260090A (ja) | 1989-03-31 | 1989-03-31 | 物品識別システム |
| US07/500,981 US4999707A (en) | 1989-03-31 | 1990-03-29 | Synchronizing signal separating circuit separating synchronizing signal from a composite video signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1083219A JPH02260090A (ja) | 1989-03-31 | 1989-03-31 | 物品識別システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02260090A true JPH02260090A (ja) | 1990-10-22 |
Family
ID=13796205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1083219A Pending JPH02260090A (ja) | 1989-03-31 | 1989-03-31 | 物品識別システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4999707A (ja) |
| JP (1) | JPH02260090A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007532991A (ja) * | 2004-04-08 | 2007-11-15 | コギスキャン・インコーポレーテッド | 閉ループ構成における認証および追従可能性 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3384045B2 (ja) * | 1993-07-27 | 2003-03-10 | ソニー株式会社 | シンクチップクランプ／同期分離回路 |
| TW486909B (en) * | 2000-11-06 | 2002-05-11 | Benq Corp | Signal converting apparatus |
| JP4253740B2 (ja) * | 2006-11-06 | 2009-04-15 | Ｏｋｉセミコンダクタ株式会社 | 同期信号分離装置 |
| US8686782B2 (en) * | 2010-11-30 | 2014-04-01 | International Business Machines Corporation | Structure for a frequency adaptive level shifter circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5680965A (en) * | 1979-12-04 | 1981-07-02 | Seiko Epson Corp | Synchronizing signal separating circuit |
| JPS5741078A (en) * | 1980-08-22 | 1982-03-06 | Seiko Epson Corp | Synchronizing circuit of matrix television |
| JPS5860880A (ja) * | 1981-10-06 | 1983-04-11 | Citizen Watch Co Ltd | テレビジヨン信号の同期信号分離回路 |
| US4550342A (en) * | 1983-07-28 | 1985-10-29 | The United States Of America As Represented By The Secretary Of The Army | Horizontal sync detector |
| JPH0720205B2 (ja) * | 1985-02-28 | 1995-03-06 | キヤノン株式会社 | 同期分離回路 |
| JPS61248675A (ja) * | 1985-04-26 | 1986-11-05 | Matsushita Electric Ind Co Ltd | テレビジヨン受像機の同期分離回路 |
-
1989
- 1989-03-31 JP JP1083219A patent/JPH02260090A/ja active Pending
-
1990
- 1990-03-29 US US07/500,981 patent/US4999707A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007532991A (ja) * | 2004-04-08 | 2007-11-15 | コギスキャン・インコーポレーテッド | 閉ループ構成における認証および追従可能性 |
| JP2018113053A (ja) * | 2004-04-08 | 2018-07-19 | コギスキャン・インコーポレーテッド | 閉ループ構成における認証および追従可能性 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4999707A (en) | 1991-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3573388B2 (ja) | 全二重無線通信システムおよびその運用方法 | |
| US6577229B1 (en) | Multiple protocol smart card communication device | |
| US8380901B2 (en) | Universal serial bus hub with wireless communication to remote peripheral devices | |
| US6937615B1 (en) | Multi-purpose bridge for wireless communications | |
| JPH10256478A (ja) | 半導体集積回路装置 | |
| EP0358581B1 (en) | A unique word detection system | |
| EP0572379B1 (en) | A method for the contactless transmission of information | |
| JP3007926B2 (ja) | データキャリア及び識別システム | |
| JP3371792B2 (ja) | カードリーダ装置 | |
| JP4352326B2 (ja) | 受信装置及び半導体集積回路 | |
| EP0516484B1 (en) | MSK-modulator | |
| JP2757443B2 (ja) | 物品識別システム | |
| JPH098671A (ja) | バス伝送システム | |
| JP3329001B2 (ja) | 識別システム | |
| JPH06164554A (ja) | 周波数ダイバーシティ通信装置 | |
| JP4117145B2 (ja) | データ検出システムおよびデータ検出装置 | |
| JP3715817B2 (ja) | 無線通信装置 | |
| JP3055219B2 (ja) | 信号伝送装置 | |
| JPH1155228A (ja) | 送信機，受信機および送受信機 | |
| JPH1075197A (ja) | 移動体識別装置用質問器 | |
| JP2946659B2 (ja) | 移動物体識別システム | |
| JPH08327730A (ja) | 移動体識別装置 | |
| JP2715585B2 (ja) | 信号伝送装置 | |
| JP2003218728A (ja) | Ｒｆ送受信装置 | |
| JPH04150498A (ja) | 通信システム |