JPH02260433A - 化合物半導体装置製造方法 - Google Patents
化合物半導体装置製造方法Info
- Publication number
- JPH02260433A JPH02260433A JP7821189A JP7821189A JPH02260433A JP H02260433 A JPH02260433 A JP H02260433A JP 7821189 A JP7821189 A JP 7821189A JP 7821189 A JP7821189 A JP 7821189A JP H02260433 A JPH02260433 A JP H02260433A
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- epitaxial
- semiconductor device
- type
- substrate crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明はエピタキシャル成長層を能動領域の一部とす
るｎ型半導体装置において基板結晶とエピタキシャル結
晶の界面に発生するキャリアトラップを低減し良好な素
子特性を得る方法に係る。
るｎ型半導体装置において基板結晶とエピタキシャル結
晶の界面に発生するキャリアトラップを低減し良好な素
子特性を得る方法に係る。
従来、基板結晶とエピタキシャル成長層とにまたがるｎ
型能動領域を有する半導体装置においてその界面の電気
特性を良好に作製する方法に関しては、ガリウムアルセ
ナイドアンドリレイテッドコンパウンズ１９８５の５０
５ページから５１０ページ（Ｇａｌｌｉｕｍ Ａｒ５ｅ
ｎｉｄｅ ａｎｄ Ｒｅ１ａｔｅｄ Ｃｏｍｐｏｕｎｄ
ｓ、 １９８５．ｐ、５０５〜５１０． Ｊ Ｗ Ａｒ
ｒｏｗｓｌｌｌＩｉｔｈ Ｌｔｄ、、 Ｂｒ１ｓｔｏｌ
（１９８５））に報告されている。
型能動領域を有する半導体装置においてその界面の電気
特性を良好に作製する方法に関しては、ガリウムアルセ
ナイドアンドリレイテッドコンパウンズ１９８５の５０
５ページから５１０ページ（Ｇａｌｌｉｕｍ Ａｒ５ｅ
ｎｉｄｅ ａｎｄ Ｒｅ１ａｔｅｄ Ｃｏｍｐｏｕｎｄ
ｓ、 １９８５．ｐ、５０５〜５１０． Ｊ Ｗ Ａｒ
ｒｏｗｓｌｌｌＩｉｔｈ Ｌｔｄ、、 Ｂｒ１ｓｔｏｌ
（１９８５））に報告されている。
【発明が解決しようとする課題１
能動層が基板結晶とその上のエピタキシャル結晶とにま
たがる構造の半導体装置では、基板結晶とエピタキシャ
ル結晶の界面に発生する結晶欠陥のために特性劣化を起
こす。例えばｎ型の能動層上にｎ型のエピタキシャル層
を気層成長した場合。 基板とエピタキシャル層の界面でキャリア濃度が著しく
減少したり高抵抗になり、安定した素子の作製が困難で
ある。 本発明は結晶界面のキャリア欠乏現象を抑制し、基板結
晶とエピタキシャル結晶にまたがるｎ型能動層の特性を
著しく改善する方法を提供するものである。 【課題を解決するための手段１ 上記のようにｎ型キャリアが減少する主要因はエピタキ
シャル成長開始前に基板結晶が酸化され、これが成長と
ともに結晶中に取り込まれるためと考えられる。このた
め従来は結晶成長直前に基板結晶を化学エツチングし速
やかに成長炉にセットして基板結晶の酸化を最小限に留
める、といった消極的な方法が採られている。 これにだいし基板結晶を過飽和の硫化アンモニウム水溶
液に浸すと基板結晶表面に残留したガリウム酸化物が除
去され安定な硫黄のコーティング層が形成される事が、
ジャパニーズ ジャーナルオブ アプライド フィジク
ス第２７巻（１９８８年）ＬＬ３３１ページからＬ Ｌ
３３３ページ（Ｊｐｎ、 Ｊ、 Ａｐｐｌ、 Ｐｈｙｓ
、 ２７（１９８８）Ｌ１３３１−Ｌ１３３３ ）に報
告されている。 本発明ではこの硫黄コーティング層をエピタキシャル成
長開始前の酸化に対する保護膜として用いることを特徴
としている。 【作用】 基板結晶表面に形成した硫黄コーティング層は基板結晶
が酸化されることを防ぎ、その結果酸素原子が基板結晶
とエピタキシャル結晶界面に取り込まれる事を防ぐ。 その後基板結晶をエピタキシャル成長温度にまで上昇さ
せることにより硫黄コーテイング膜は熱分解を起こし清
浄な結晶面が現れる。また残留した僅かな硫黄原子は結
晶中に取り込まれｎ型キャリアを生成して基板結晶とエ
ピタキシャル結晶界面のキャリアの減少を補償する役割
を果たす。 ［実施例］ 以下本発明の一実施例を第１図を用いて説明する。 第１図は半＃ｆＡ＃性ＧａＡｓ基板結晶に形成したｎチ
ャンネル層とその上に成長したｎ型Ｇ ａ Ａ ｓ結晶
からなるトランジスタの断面図である。基板結晶にはア
ンドープのｎ型高抵抗基板を用い、ｎチャンネル層はＳ
ｉイオンをエネルギー３０ｋｅＶ 、 ドーズ量３ Ｘ
１０”ｃｍ＋”で注入し５００人のＳｉＯ２を保護膜
として水素雰囲気中で８００℃１５分の活性化アニール
を行う事により形成した。 基板結晶にｎチャンネル層を形成した後ゲート電極２遭
択成長用ＳｉＯ２マスクを設けＭＯＣＶＤ法（Ｍｅｔａ
ｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ法）にてｎ型ＧａＡｓを成長した
。ＭＯＣＶＤ法で選択成長を行う際の前処理として予め
メタノール、アセトン、フッ化水素酸にて洗浄したウェ
ハを過飽和の硫化アンモニウムに２０℃で２０分浸し硫
黄コーティング層をＧａＡｓ表面に形成した。この後ウ
ェハを結晶成長炉にセットし、水素で希釈された５％ア
ルシン雰囲気中７００℃で１５分加熱しコーティングさ
れた硫黄を蒸発させた後ｎ型ＧａＡｓを成長した。圧力
は１気圧でソースガスとしてトリメチルガリウム、アル
シン及びジシランを用い６５０℃で成長した。このＭＯ
ＣＶＤ法によるＧａＡｓの結晶成長は従来から良く知ら
れた技術であり、基本的には新しい要素が含まれないの
で条件の詳細説明は割愛する。なおエピタキシャル層の
ｎ型キャリア濃度はおよそ２ Ｘ １０”ｃｍ＋’とな
るように条件を選んだ。 上記のように選択エピタキシャル成長を行った後ソース
及びドレイン電極を形成しＭＥＳＦＥＴ （ＭＢｔａｌ
Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ ＦＥ！Ｔ）を作製した
。
たがる構造の半導体装置では、基板結晶とエピタキシャ
ル結晶の界面に発生する結晶欠陥のために特性劣化を起
こす。例えばｎ型の能動層上にｎ型のエピタキシャル層
を気層成長した場合。 基板とエピタキシャル層の界面でキャリア濃度が著しく
減少したり高抵抗になり、安定した素子の作製が困難で
ある。 本発明は結晶界面のキャリア欠乏現象を抑制し、基板結
晶とエピタキシャル結晶にまたがるｎ型能動層の特性を
著しく改善する方法を提供するものである。 【課題を解決するための手段１ 上記のようにｎ型キャリアが減少する主要因はエピタキ
シャル成長開始前に基板結晶が酸化され、これが成長と
ともに結晶中に取り込まれるためと考えられる。このた
め従来は結晶成長直前に基板結晶を化学エツチングし速
やかに成長炉にセットして基板結晶の酸化を最小限に留
める、といった消極的な方法が採られている。 これにだいし基板結晶を過飽和の硫化アンモニウム水溶
液に浸すと基板結晶表面に残留したガリウム酸化物が除
去され安定な硫黄のコーティング層が形成される事が、
ジャパニーズ ジャーナルオブ アプライド フィジク
ス第２７巻（１９８８年）ＬＬ３３１ページからＬ Ｌ
３３３ページ（Ｊｐｎ、 Ｊ、 Ａｐｐｌ、 Ｐｈｙｓ
、 ２７（１９８８）Ｌ１３３１−Ｌ１３３３ ）に報
告されている。 本発明ではこの硫黄コーティング層をエピタキシャル成
長開始前の酸化に対する保護膜として用いることを特徴
としている。 【作用】 基板結晶表面に形成した硫黄コーティング層は基板結晶
が酸化されることを防ぎ、その結果酸素原子が基板結晶
とエピタキシャル結晶界面に取り込まれる事を防ぐ。 その後基板結晶をエピタキシャル成長温度にまで上昇さ
せることにより硫黄コーテイング膜は熱分解を起こし清
浄な結晶面が現れる。また残留した僅かな硫黄原子は結
晶中に取り込まれｎ型キャリアを生成して基板結晶とエ
ピタキシャル結晶界面のキャリアの減少を補償する役割
を果たす。 ［実施例］ 以下本発明の一実施例を第１図を用いて説明する。 第１図は半＃ｆＡ＃性ＧａＡｓ基板結晶に形成したｎチ
ャンネル層とその上に成長したｎ型Ｇ ａ Ａ ｓ結晶
からなるトランジスタの断面図である。基板結晶にはア
ンドープのｎ型高抵抗基板を用い、ｎチャンネル層はＳ
ｉイオンをエネルギー３０ｋｅＶ 、 ドーズ量３ Ｘ
１０”ｃｍ＋”で注入し５００人のＳｉＯ２を保護膜
として水素雰囲気中で８００℃１５分の活性化アニール
を行う事により形成した。 基板結晶にｎチャンネル層を形成した後ゲート電極２遭
択成長用ＳｉＯ２マスクを設けＭＯＣＶＤ法（Ｍｅｔａ
ｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ法）にてｎ型ＧａＡｓを成長した
。ＭＯＣＶＤ法で選択成長を行う際の前処理として予め
メタノール、アセトン、フッ化水素酸にて洗浄したウェ
ハを過飽和の硫化アンモニウムに２０℃で２０分浸し硫
黄コーティング層をＧａＡｓ表面に形成した。この後ウ
ェハを結晶成長炉にセットし、水素で希釈された５％ア
ルシン雰囲気中７００℃で１５分加熱しコーティングさ
れた硫黄を蒸発させた後ｎ型ＧａＡｓを成長した。圧力
は１気圧でソースガスとしてトリメチルガリウム、アル
シン及びジシランを用い６５０℃で成長した。このＭＯ
ＣＶＤ法によるＧａＡｓの結晶成長は従来から良く知ら
れた技術であり、基本的には新しい要素が含まれないの
で条件の詳細説明は割愛する。なおエピタキシャル層の
ｎ型キャリア濃度はおよそ２ Ｘ １０”ｃｍ＋’とな
るように条件を選んだ。 上記のように選択エピタキシャル成長を行った後ソース
及びドレイン電極を形成しＭＥＳＦＥＴ （ＭＢｔａｌ
Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ ＦＥ！Ｔ）を作製した
。
従来ＧａＡｓ上にＧａＡｓを結晶成長する場合その前処
理としてウェハの洗浄のみを行っていた。第２図に従来
方法で作製した素子と本発明の実施例で作製された素子
の基板結晶とエピタキシャル層界面のキャリアプロファ
イルを示す。従来技術によって作製した素子ではキャリ
ア濃度が界面近傍で著しく減少している（曲線８）のに
対し、本発明の実施例では界面近傍のキャリア濃度は減
少する事無く望ましいプロファイル（曲線９）となって
いる。 第３図に従来方法で作製したＭＥＳＦＥＴと本発明の実
施例で作製したＭＥＳＦＥＴの特性比較を示す。図中横
軸はＦＥＴのゲート長で縦軸がｇｌ（トランスコンダク
タンス）である。従来方法では基板結晶とエピタキシャ
ル層の界面でキャリア濃度が減少するため、同図１０の
ようにソース、ドレイン電極間の抵抗が高くなり、トラ
ンジスタのｇｌが劣化したりばらついたりしてしまう。 これにたいし本発明の実施例では基板結晶とエピタキシ
ャル層の界面部分でのキャリアの減少が起こらないため
、同図１１のようにソース、ドレイン電極間の抵抗は十
分水さい値に抑制されｇ、のばらつき及び劣化ともに抑
えることができた。
理としてウェハの洗浄のみを行っていた。第２図に従来
方法で作製した素子と本発明の実施例で作製された素子
の基板結晶とエピタキシャル層界面のキャリアプロファ
イルを示す。従来技術によって作製した素子ではキャリ
ア濃度が界面近傍で著しく減少している（曲線８）のに
対し、本発明の実施例では界面近傍のキャリア濃度は減
少する事無く望ましいプロファイル（曲線９）となって
いる。 第３図に従来方法で作製したＭＥＳＦＥＴと本発明の実
施例で作製したＭＥＳＦＥＴの特性比較を示す。図中横
軸はＦＥＴのゲート長で縦軸がｇｌ（トランスコンダク
タンス）である。従来方法では基板結晶とエピタキシャ
ル層の界面でキャリア濃度が減少するため、同図１０の
ようにソース、ドレイン電極間の抵抗が高くなり、トラ
ンジスタのｇｌが劣化したりばらついたりしてしまう。 これにたいし本発明の実施例では基板結晶とエピタキシ
ャル層の界面部分でのキャリアの減少が起こらないため
、同図１１のようにソース、ドレイン電極間の抵抗は十
分水さい値に抑制されｇ、のばらつき及び劣化ともに抑
えることができた。
第１図は本発明の実施例である硫黄コーティング層プロ
セスを用いて作製された選択成長ＧａＡｓＭＥＳＦＥＴ
の断面構造図、第２図は従来プロセスと本発明の実施例
による、エピタキシャル成長層表面から基板結晶方向に
測定したｎ型キャリア濃度プロファイルを示す図、第３
図は従来プロセスと本発明の実施例による選択成長構造
を持つＧ ａ Ａ ｓＭＥＳＦＥＴのトランスコンダク
タンス（ｇ、）の比較を示す測定図である。 符号の説明 １・・・半絶縁性ＧａＡｓ基板結晶、２・・・ｎ型能動
層、３・・・Ｓｉｏ、膜、４・・・硫黄コーティング層
、５・・・高濃度ｎ型ＧａＡｓエピタキシャル層、６・
・・オーミック電極、７・・・ゲート電極、 ８・・・・・・従来法により作製されたｎ−ｎ−接合の
キャリアプロファイル、 ９・・・・・・本発明実施例により得られたｎ型キャリ
アプロファイル。 １０・・・従来法で作製された選択成長構造を持っＭＥ
ＳＦＥＴのｇＩＩのゲート長依存性、 １１・・・本発明の実施例により得られたトランジスタ
のｇ、のゲート長依存性 第 ／ 図 ７２図 ゲ＝とゴｋ （μ？−Ｌ） 源、、Ｔ （ｎす
セスを用いて作製された選択成長ＧａＡｓＭＥＳＦＥＴ
の断面構造図、第２図は従来プロセスと本発明の実施例
による、エピタキシャル成長層表面から基板結晶方向に
測定したｎ型キャリア濃度プロファイルを示す図、第３
図は従来プロセスと本発明の実施例による選択成長構造
を持つＧ ａ Ａ ｓＭＥＳＦＥＴのトランスコンダク
タンス（ｇ、）の比較を示す測定図である。 符号の説明 １・・・半絶縁性ＧａＡｓ基板結晶、２・・・ｎ型能動
層、３・・・Ｓｉｏ、膜、４・・・硫黄コーティング層
、５・・・高濃度ｎ型ＧａＡｓエピタキシャル層、６・
・・オーミック電極、７・・・ゲート電極、 ８・・・・・・従来法により作製されたｎ−ｎ−接合の
キャリアプロファイル、 ９・・・・・・本発明実施例により得られたｎ型キャリ
アプロファイル。 １０・・・従来法で作製された選択成長構造を持っＭＥ
ＳＦＥＴのｇＩＩのゲート長依存性、 １１・・・本発明の実施例により得られたトランジスタ
のｇ、のゲート長依存性 第 ／ 図 ７２図 ゲ＝とゴｋ （μ？−Ｌ） 源、、Ｔ （ｎす
Claims (1)
- １、第１のｎ型半導体結晶にｎ型キャリア走行領域を設
けその表面に過飽和の硫化アンモニウム水溶液にて硫黄
コーティング層を形成し、その上全面または一部にｎ型
キャリア走行領域をエピタキシャル成長せしめる事を特
徴とする化合物半導体装置製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7821189A JPH02260433A (ja) | 1989-03-31 | 1989-03-31 | 化合物半導体装置製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7821189A JPH02260433A (ja) | 1989-03-31 | 1989-03-31 | 化合物半導体装置製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02260433A true JPH02260433A (ja) | 1990-10-23 |
Family
ID=13655714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7821189A Pending JPH02260433A (ja) | 1989-03-31 | 1989-03-31 | 化合物半導体装置製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02260433A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010263197A (ja) * | 2009-04-07 | 2010-11-18 | Sumitomo Chemical Co Ltd | 半導体基板、半導体基板の製造方法、および電子デバイス |
| CN106676499A (zh) * | 2015-11-06 | 2017-05-17 | 中微半导体设备(上海)有限公司 | 一种mocvd气体喷淋头预处理方法 |
-
1989
- 1989-03-31 JP JP7821189A patent/JPH02260433A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010263197A (ja) * | 2009-04-07 | 2010-11-18 | Sumitomo Chemical Co Ltd | 半導体基板、半導体基板の製造方法、および電子デバイス |
| US8987782B2 (en) | 2009-04-07 | 2015-03-24 | Sumitomo Chemical Company, Limited | Semiconductor structure for forming a combination of different types of devices |
| JP2017126762A (ja) * | 2009-04-07 | 2017-07-20 | 住友化学株式会社 | 半導体基板、半導体基板の製造方法、および電子デバイス |
| CN106676499A (zh) * | 2015-11-06 | 2017-05-17 | 中微半导体设备(上海)有限公司 | 一种mocvd气体喷淋头预处理方法 |
| CN106676499B (zh) * | 2015-11-06 | 2020-07-03 | 中微半导体设备(上海)股份有限公司 | 一种mocvd气体喷淋头预处理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3330218B2 (ja) | 半導体装置の製造方法，及び半導体装置 | |
| JP2643859B2 (ja) | 化合物半導体電界効果トランジスタ | |
| JPH11297712A (ja) | 化合物膜の形成方法及び半導体素子の製造方法 | |
| CN103548126B (zh) | 半导体基板的制造方法及半导体基板 | |
| JPH02260433A (ja) | 化合物半導体装置製造方法 | |
| JP2628814B2 (ja) | 半導体装置の製造方法 | |
| JPH039534A (ja) | 炭化珪素を用いた電界効果トランジスタ | |
| JP2780501B2 (ja) | 絶縁膜付き半導体ウェハ及びその製造方法 | |
| JPH022285B2 (ja) | ||
| JP3180501B2 (ja) | オーミック電極の形成方法 | |
| JP2775117B2 (ja) | 保護膜形成方法 | |
| JP3963043B2 (ja) | 電界効果型トランジスタ用エピタキシャルウェハの製造方法 | |
| CN107768445A (zh) | 半导体装置及其制造方法 | |
| JP2660252B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH05129342A (ja) | 化合物半導体装置 | |
| KR950002178B1 (ko) | 실리콘기판상에 성장된 GaAs에피택셜층의 유기금속화학증착법에 의한 델타-도핑형성방법 | |
| JPH09321060A (ja) | 電界効果トランジスタとその製造方法 | |
| JP2639376B2 (ja) | Ｉｉｉ −ｖ族化合物半導体の成長方法 | |
| WO2024047784A1 (ja) | 半導体装置およびその製造方法 | |
| JPH04181731A (ja) | 化合物半導体結晶の表面処理方法 | |
| JP2830386B2 (ja) | 表面に絶縁層を有する化合物半導体結晶の製造方法 | |
| JPS6032370A (ja) | 燐化インジウムショットキ障壁半導体装置 | |
| JPH0563946B2 (ja) | ||
| JPH08153683A (ja) | シリコン基板上化合物半導体装置及びその製造方法 | |
| JPH03270236A (ja) | 半導体装置の製造方法 |