JPH04181731A - 化合物半導体結晶の表面処理方法 - Google Patents
化合物半導体結晶の表面処理方法Info
- Publication number
- JPH04181731A JPH04181731A JP30873590A JP30873590A JPH04181731A JP H04181731 A JPH04181731 A JP H04181731A JP 30873590 A JP30873590 A JP 30873590A JP 30873590 A JP30873590 A JP 30873590A JP H04181731 A JPH04181731 A JP H04181731A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- forming
- substrate
- sulfur
- surface treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［産業上の利用分野］
本発明は、能動領域を有する化合物半導体の結晶表面に
発生するキャリアトラップ準位密度を低減するための表
面処理方法に関するものである。 ［従来の技術］ 化合物半導体は、結晶表面が酸化すると、高濃度の欠陥
準位（キャリアトラップ準位）が発生する傾向があり、
ＧａＡｓ結晶の場合は、表面での欠陥準位の濃度が１０
１３／ａｎ’以上に達することが知られている。この種
の結晶欠陥は、回路素子としての特性を著しく劣化させ
る要因となる。このため、化合物半導体の場合は、シリ
コン半導体の場合のＭＯＳ （Ｍｅｔａｌ ０ｘｉｄｅ
Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ）構造に対応するＭ Ｉ
Ｓ （Ｍｅｔａｌ Ｉｎ５ｕｌａｔｏｒ Ｓｅｍ１ｃ
ｏｎ−ｄｕｃｔｏｒ）構造の回路素子を実現するこトが
事実上不可能であった。 化合物半導体結晶表面に高濃度の欠陥準位が発生するの
は、結晶が空気中の酸素と反応し、その表面に酸化物を
主成分とする変性層が形成するからであると考えられる
。近年、このような変性層を改質させる一方策として、
過飽和の硫化アンモニウム水溶液中にＧ ａ Ａ ｓ結
晶の基板を浸漬する方法が提案されている（Ｊｉａ−Ｆ
ａ Ｆａｎ、 Ｈ，Ｏｉｇａｗａ＋ａｎｄ Ｙ、 Ｎａ
ｎｎ１ｃｈｉ： Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ
ｏｆ ＡｐｐｌｉｅｄＰｈｙｓｉｃｓ Ｖｏｌ、２７．
Ｎｏ、７． Ｊｕｌｙ、 １９８８． ｐｐ、Ｌ１３
３１〜Ｌ１３３３参照）。 この方法は、結晶表面の好ましくないガリウム酸化物を
化学的に除去すると同時に、同表面に硫黄を堆積させる
ことによって結晶表面の改質を行おうとするものである
が、硫黄は１表面改質効果の持続性が必ずしも良好でな
く、結晶基板を空気中に放置した場合は、僅か数時間で
再び欠陥準位が発生する。このため、従来は、硫黄の堆
積膜を一時的な保護膜としてのみ使用し、その表面に化
学蒸着法（Ｃｈｅｍｉｃａｌ Ｖ ａｐｏｒ Ｄ ｅｐ
ｏｓｉｔｉｏｎ ：以下ｒｃＶＤＪ と略記）を用いて
酸化珪素や窒化珪素からなる化学的に安定な膜を重ねて
堆積させ、当該堆積膜を永久保護膜として使用する方法
が採られていた。 しかし、本発明者等による実験の結果、硫黄保護膜の上
に酸化珪素等のような永久保護膜を重ねて形成したとし
ても１期待に反して欠陥準位の発生を充分に抑制するこ
とが出来ないばかりか、永久保護膜を堆積させる際に基
板に加える熱によって硫黄が飛散し、好ましくない汚染
源となることが判明した。
発生するキャリアトラップ準位密度を低減するための表
面処理方法に関するものである。 ［従来の技術］ 化合物半導体は、結晶表面が酸化すると、高濃度の欠陥
準位（キャリアトラップ準位）が発生する傾向があり、
ＧａＡｓ結晶の場合は、表面での欠陥準位の濃度が１０
１３／ａｎ’以上に達することが知られている。この種
の結晶欠陥は、回路素子としての特性を著しく劣化させ
る要因となる。このため、化合物半導体の場合は、シリ
コン半導体の場合のＭＯＳ （Ｍｅｔａｌ ０ｘｉｄｅ
Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ）構造に対応するＭ Ｉ
Ｓ （Ｍｅｔａｌ Ｉｎ５ｕｌａｔｏｒ Ｓｅｍ１ｃ
ｏｎ−ｄｕｃｔｏｒ）構造の回路素子を実現するこトが
事実上不可能であった。 化合物半導体結晶表面に高濃度の欠陥準位が発生するの
は、結晶が空気中の酸素と反応し、その表面に酸化物を
主成分とする変性層が形成するからであると考えられる
。近年、このような変性層を改質させる一方策として、
過飽和の硫化アンモニウム水溶液中にＧ ａ Ａ ｓ結
晶の基板を浸漬する方法が提案されている（Ｊｉａ−Ｆ
ａ Ｆａｎ、 Ｈ，Ｏｉｇａｗａ＋ａｎｄ Ｙ、 Ｎａ
ｎｎ１ｃｈｉ： Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ
ｏｆ ＡｐｐｌｉｅｄＰｈｙｓｉｃｓ Ｖｏｌ、２７．
Ｎｏ、７． Ｊｕｌｙ、 １９８８． ｐｐ、Ｌ１３
３１〜Ｌ１３３３参照）。 この方法は、結晶表面の好ましくないガリウム酸化物を
化学的に除去すると同時に、同表面に硫黄を堆積させる
ことによって結晶表面の改質を行おうとするものである
が、硫黄は１表面改質効果の持続性が必ずしも良好でな
く、結晶基板を空気中に放置した場合は、僅か数時間で
再び欠陥準位が発生する。このため、従来は、硫黄の堆
積膜を一時的な保護膜としてのみ使用し、その表面に化
学蒸着法（Ｃｈｅｍｉｃａｌ Ｖ ａｐｏｒ Ｄ ｅｐ
ｏｓｉｔｉｏｎ ：以下ｒｃＶＤＪ と略記）を用いて
酸化珪素や窒化珪素からなる化学的に安定な膜を重ねて
堆積させ、当該堆積膜を永久保護膜として使用する方法
が採られていた。 しかし、本発明者等による実験の結果、硫黄保護膜の上
に酸化珪素等のような永久保護膜を重ねて形成したとし
ても１期待に反して欠陥準位の発生を充分に抑制するこ
とが出来ないばかりか、永久保護膜を堆積させる際に基
板に加える熱によって硫黄が飛散し、好ましくない汚染
源となることが判明した。
【発明が解決しようとする課題］
本発明の目的は、化合物半導体の結晶表面における欠陥
準位を効果的に抑制することが出来る改良された表面処
理方法を提案することにあり、更に具体的には、硫黄保
護膜上に永久保護膜を形成する際の最適条件を提案する
ことにある。 【課題を解決するための手段］ 硫黄原子の相互間に働く結合力は、ガリウム原子又は砒
素原子と硫黄原子との間に働く結合力に比較して可成り
弱い。このため、永久保護膜を蒸着させる目的で化合物
半導体の結晶基板を加熱すると、結晶表面に堆積させた
硫黄は、第２層目から上の原子が結晶基板から容易に離
脱し、好ましくない汚染源となって悪戯をする。しかも
、硫黄は熱的に不安定な材料であるから、結晶基板の温
度が４００℃を超えると、同基板上に残った硫黄原子と
蒸着装置内に不純物として含まれている酸素分子とが反
応し、硫黄酸化物を主成分とする好ましくない変性層が
結晶表面に形成される。 上記の理由により、本発明の表面処理方法にあっては、
結晶表面改質のために堆積させる硫黄の膜厚を１原子層
以下に選定し、かつ、結晶基板を比較的低温に保持した
状態で永久保護膜の化学蒸着を行なうこととした。ここ
で「一原子層以下」とは、硫黄原子が下地結晶の最表面
原子と同じ面密度で堆積している場合か、或は、結晶表
面の硫黄原子が下地結晶のガリウム原子及び砒素原子に
対して飛び飛びに再配列しているような状態をいう（例
えばＧ ａ Ａ ｓ表面の４Ｘ２構造）。 硫黄膜の厚さは、結晶基板の表面に適当な方法で硫黄を
堆積させた後、当該基板を例えば水素雰囲気中において
熱処理（アニール）し、余分の硫黄原子を昇華させるこ
とによって比較的簡単に調整することが出来る。この種
の膜厚調整は、永久保護膜形成工程の前処理として、同
じ蒸着装置を利用して行うことが望ましい。昇華させた
余分の硫黄は、水素雰囲気とともに外部に排出すること
が可能である。 永久保護膜形成の際の基板温度は、結晶表面に形成され
た硫黄原子が再蒸発するのを防ぐために４００℃以下に
保持することが必要であるが、実際問題としては２００
℃〜３５０℃の範囲に保持することが望ましい。３５０
℃を超えると予想外の他の条件次第によって結晶表面に
変性層が発生する可能性があり、２００℃未満では原料
ガスの分解反応が異常に低下するからである。 数多く試作を重ねた結果、通常のＣＶＤ装置を使用し、
結晶基板の温度を２００℃〜３５０ ’Ｃの低温に保持
して酸化珪素や酸化窒素の被膜を堆積させた場合、形成
された被膜は、電極間や能動領域相互間の絶縁膜として
使用するには若干の問題があるものの、結晶基板上の硫
黄膜の変性を防止するための永久保護膜としては充分に
使い得ることが判明した。 このため、本発明者等は、永久保護膜を多層構造とし、
少なくとも基板表面（硫黄保護膜）に接する第１層目は
基板温度を２００℃〜３５０℃に保持した状態で形成し
、その後、基板温度を４００℃を超える通常の蒸着温度
まで上昇させ、その状態で別の永久保護膜の層を重ねて
形成することを考え付いた。そして、形成した多層構造
の永久保護膜について実測の結果、当該保護膜は、結晶
表面の変性層の発生を効果的に防止する機能を有するだ
けでなく、ＭＩＳ型電界効果トランジスタのチャンネル
層・ゲート電極間の絶縁に必要な電気的特性及び物理的
特性を充分に保有することを確認した。 更に、実験と考察を加えた結果、最近の市販ＣＶＤ装置
、特に光エネルギーを併用するＣＶＤ装置（光ＣＶＤ装
置）は、極めて優れた性能を持っており、基板の温度を
２００℃〜３５０℃の低温に保持した場合であっても、
光化学反応を併用することによって原料ガスの分解を促
進させることができ、電気的特性及び物理的特性に優れ
た被膜を１回の蒸着工程だけで形成することが出来るこ
とが判明した。 第６図は、このような光ＣＶＤ装置を簡単に図解したも
のである。同図において、６１は蒸着装置の本体、６２
は装置本体内の雰囲気を排出するための排気装置、６３
は排気量を制御するためのゲートバルブ、６４及び６５
は原料ガスを基板６６に向けて噴射するためのノズル、
６７及び６８は原料ガスの供給を制御するためのバルブ
、６９は基板６６を支持するための試料台、７０は当該
試料台の内部に配設したヒータ、７１は装置本体６１の
外部に配設した例えば水銀ランプのような光反応励起用
光源、７２は当該光源から光エネルギーを透過させるた
めの窓を夫々示す。 本蒸着装置では、ヒータ７０による熱エネルギー（ジュ
ール熱）は、基板６６を加熱するために主として使用さ
れ、光源７１による光エネルギー（紫外、Ｉりは、基板
６６近傍の原料ガスの光化学反応を励起するために主と
して使用される。なお、詳細図示せざるも、基板の加熱
は１例えば赤外線等の光源による放射熱を使用すること
も可能である。但し、この場合は、光による硫黄の変性
を防止するため、例えば基板裏側から光を照射する等の
配慮が必要である。 いずれにしても、基板の温度は、ジュール熱及び放射熱
のいずれか一方又は双方を用いて広範囲に調節すること
が可能である。そして、光化学反応を利用しない場合、
戒は、光化学反応を併用しても必要ななエネルギーが充
分に得られない場合は、例えば、基板の加熱を弱めた状
態で永久保護膜の第１層目を形成し、その後、基板の加
熱を強めた状態で残りの永久保護膜を重ねて形成する。 以上、間車のために硫黄を用いた場合について説明した
が、一時保護膜は、同しカルコゲン元素である硫黄、テ
ルル及びセレンの１種又はこれらの２種以上の混合物を
もって形成することが可能であり、本発明の表面処理方
法は、これらの一時保護膜に対して共通に適用すること
が出来る。 また、永久保護膜を形成するための素材は、別設限定的
でなく、電極及び能動領域相互間の絶縁に一般に使用さ
れている各種の素材を適宜に選択して使用することがで
き、なかでも酸化珪素、窒化珪素、窒化ゲルマニウム、
弗化カルシウム及び弗化ストロンチウムのいずれか１種
又はこれらの２種以上の混合物は、永久保護膜を形成す
るための素材として望ましい材料である。 【実施例１ 以下、本発明を実施例を参照しながら更に詳細に説明す
る。 〈実施例１〉 第１図を参照し、硫黄保護膜を使用し、てＭＩＳ型電界
効果型トランジスタを構成する場合について本発明方法
の一実施例を説明する。同図において、１１は半絶縁性
ＧａＡｓ結晶基板、１２はｎ型チャンネル層、１３ａ及
び１３ｂは高濃度ｎ型導電層、１４は硫黄保護膜、１５
は ＳｉＮ保護膜（絶縁膜）、１６は電界制御用ゲート
電極、１７ａ及び１７ｂはチャンネル層１２へのオーミ
ック接合用ソース電極及びトレイン電極である。 結晶基板１１としてはアンドープのｎ型高抵抗基板を使
用した。チャンネル層Ｉ２は、Ｓ１イオンをエネルギー
５０ｋｅＶ、ドーズ量３ Ｘ １０ ”／ａｌｌ’をも
って基板１に注入した後、２０００人の膜厚のＳｉｎ、
を保護膜として、水素雰囲気中で８００℃１５分間活性
化アニールを行うことによって形成した。チャンネル層
１２を形成した後、同じ＜Ｓｉイオン注入法によってオ
ーミックを横形成用の高濃度ｎ型導電層１３ａ及び１３
ｂを形成し、その上にＡｕＧｅ／Ｎｉからなるソース電
極１７ａ及びドレイン電極１７ｂを形成した。 次に、硫黄保護膜１４を形成するための前処理として、
結晶基板１１をメタノール、アセトン及び弗化水素酸の
混合液を用いて洗浄した後、当該基板を、２０℃の温度
で２０分間、硫黄を溶質とする過飽和硫化アンモニウム
に浸漬し、基板１１の表面に硫黄を堆積させて一時保護
膜とした。 この結晶基板１１を第６図の光ＣＶＤ装百に装填し、先
ず１００％水素雰囲気中において３００℃の温度で２０
分間の熱処理を施すことにより、基板１１の表面に堆積
した余分のアモルファス状硫黄を昇華させて硫黄保護層
１４の厚さを１原子層以下にした。最後に、基板温度を
３００℃のままに維持した状態で水銀ランプを点灯して
紫外線を照射し、かつ、アンモニア及びジクロルシラン
ガスを光ＣＶＤ装置の内部に導入して１０００人の厚さ
えを有するＳｉＮ保護膜１５を形成した後、当該保護膜
を絶縁膜として、その上に電界制御用のＡｌゲート電極
１６を形成した。 第５図は、このようにして作成したＭ、 Ｉ Ｓ型電界
効果型トランジスタについて、ゲート下絶縁膜と結晶と
の間の界面準位密度を測定した結果を示すものである。 横軸は、エネルギーバンドギャップ中心から測定したエ
ネルギー、縦軸は、当該エネルギーでの表面準位密度で
ある。同図から明らかなように、従来の方法では、界面
準位密度が精々１０１２／ｃｍ２・ｅＶ程度であったが
１本実施例の方法によれば、エネルギー位置によって変
動があるものの、大兄２桁低い極めて良好な値が得られ
た。 〈実施例２〉 次に、第２図を参照し、セレン保護膜を使用してＭＩＳ
型の電界効果型トランジスタを構成する場合について本
発明方法の別の一実施例を説明する。同図において、２
１は半絶縁性のＧａＡｓ結晶基板、２２はｎチャンネル
層、２３ａ及び２３ｂは高濃度ｎ型導電層、２４はセレ
ン保護膜、２５はＳｉＮ保護膜（絶縁膜）、２６は電界
制御用ゲート電極、２７ａ及び２７ｂはチャンネル層２
２へのオーミック接合用ソース電極及びドレイン電極を
夫々示す。 結晶基板２１としては、アンドープのｎ型高抵抗基板を
使用した。最初に、分子線エピタキシー法（Ｍｏｌｅｃ
ｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ： 以下ｒＭＢ
ＥＪと略記）を使用して、基板２１上に約２μ腸の厚さ
でｐ型バッファ層を成長させた後、キャリア濃度１０１
７／ｃｆｆ１３のＳｉ ドープＧ ａ Ａ ｓ層を１０
００人の厚さで連続して成長させ、ｎチャンネル層２２
を形成した。その後、基板温度を３０℃まで低下させて
ｎチャンネル層２２の上にセレンを蒸着し、保護層２４
を形成した。 この結晶基板２１を第６図の光ＣＶＤ装置に装填し、先
ず１００％水素雰囲気中において３００℃の温度で２０
分間の熱処理を施すことにより、基板表面に堆積した余
分のアモルファス状セレンを昇華させてセレン保護層２
４の厚さを１原子層以下に調整した。その後、基板温度
を３００℃に維持し、水銀ランプを点灯して紫外線を照
射し、その状態でアンモニア及びジクロルシランガスを
導入し、１０００人の厚さでＳｉＮ保護膜２５を形成し
た後、当該保護膜を絶縁膜として、その上に電界制御用
のゲート電極２６を形成した。 この結晶基板２１に対してオーミック電極形成用のパタ
ーニングを行ない、電極形成の予定領域を２００人の厚
さで化学的にエツチングした後、結晶基板２１を４００
℃の温度に保持し、有機金属利用ＣＶＤ法（Ｍｅｔａｌ
Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ ＶａｐｏｒＤ
ｅｐｏｓｉｔｉｏｎ ： 以下ｒＭＯｃＶＤＪと略記
）を用いてｎ型ＩｎＡｓ層を選択的に成長させ、高濃度
ｎ型導電層２３ａ及び２３ｂを形成した。最後に、ソー
ス電極２７ａ及びドレイン電極２７ｂを真空蒸着法を用
いて形成した。 〈実施例３〉 次に、本発明に係る結晶表面処理方法をＨＢＴ（Ｈｅｔ
ｅｒｏ Ｂｉｐｏｌａｒｅ Ｔｒａｎｓｉｓｔｏｒ）の
製造に適用した実施例を第３図を参照して説明する。 先ず、ＭＢＥ法を使用し、半絶縁性のＧａＡｓ基板結晶
３０上に、第１のｎ ＧａＡｓ層３１．ｎ−ＧａＡｓ層
３２、ｐ ＧａＡｓ層３３．ｎ ＡｌＧａＡｓ層３４及
び第２のｎ”ＧａＡｓ層３５を順次成長させた。この基
板３０に対してホトリソグラフィ技術により必要なマス
ク形成を行った後、化学エツチングを施し１図示のよう
な段差構造を形成した。 次に、実施例１の場合と同様の要領で硫黄保護膜３６を
形成した後、第６図の光ＣＶＤ装置を用いてＳｉＮ゛保
護膜３７を形成した。最後に、ホトリソグラフィ技術を
用いて、硫黄保護膜３６及びＳｉＮ保護膜３７にエミッ
タ、ベース及びコレクタ形成用の孔を明け、夫々の電極
金属を蒸着することによってしてＡ ｕ Ｇ ｅエミッ
タ電極３８、ＡｕＺｎベース電極３９及びＡｕＧｅコレ
クタ電極４０を形成した。 〈実施例４〉 次に、本発明に係る結晶表面処理方法をＨＩＧＦＥＴ
（Ｈｅｔｅｒｏ Ｉｎｓｕｌａｔｉｎｇ Ｇａｔｅ
ＦｉｅｌｄＥ ｆｆｅｃｔ Ｔ ｒａｎｓｉｓｔｏｒ）
の製造に適用した実施例を第４図を参照して説明する。 先ず、ＭＢＥ法を使用して、半絶縁性のＧａＡｓ基板結
晶４１上にｎ−ＧａＡｓチャンネル層４２及び高低抗Ａ
ｌＧａＡｓ層４３を順次成長させた。その後、実施例１
の場合と同様の要領で硫黄保護膜４４を形成し、第６図
の光ＣＶＤ装置を用いてＳｉＮ保護膜４５を形成した。 次に、ホトリソグラフィ技術によって硫黄保護膜４４及
びＳｉＮ保護膜４５にゲート形成用の孔を明け、ＷＳｉ
を蒸着してゲート電極４６を形成した。その後、ホトリ
ソグラフィ技術によって必要な孔を明けた後、ＭＯＣＶ
Ｄ法を用いてｎ”ＧａＡｓ層４７を選択成長させた。最
後に、同層上にＡ ｕ Ｇ ｅオーミック電極４８を形
成した。 【発明の効果】 本発明によれば、化合物半導体の結晶表面に硫黄、セレ
ン及びテルルのいずれか１種又はこれらの元素の混合物
を堆積させることによって形成した保護膜を劣化させる
ことなく、かつ、これらの元素の好ましくない離脱を伴
わないで当該保護膜の上に永久保護膜を形成することが
可能となるので、結晶表面における欠陥準位を効果的に
抑制することが出来る。
準位を効果的に抑制することが出来る改良された表面処
理方法を提案することにあり、更に具体的には、硫黄保
護膜上に永久保護膜を形成する際の最適条件を提案する
ことにある。 【課題を解決するための手段］ 硫黄原子の相互間に働く結合力は、ガリウム原子又は砒
素原子と硫黄原子との間に働く結合力に比較して可成り
弱い。このため、永久保護膜を蒸着させる目的で化合物
半導体の結晶基板を加熱すると、結晶表面に堆積させた
硫黄は、第２層目から上の原子が結晶基板から容易に離
脱し、好ましくない汚染源となって悪戯をする。しかも
、硫黄は熱的に不安定な材料であるから、結晶基板の温
度が４００℃を超えると、同基板上に残った硫黄原子と
蒸着装置内に不純物として含まれている酸素分子とが反
応し、硫黄酸化物を主成分とする好ましくない変性層が
結晶表面に形成される。 上記の理由により、本発明の表面処理方法にあっては、
結晶表面改質のために堆積させる硫黄の膜厚を１原子層
以下に選定し、かつ、結晶基板を比較的低温に保持した
状態で永久保護膜の化学蒸着を行なうこととした。ここ
で「一原子層以下」とは、硫黄原子が下地結晶の最表面
原子と同じ面密度で堆積している場合か、或は、結晶表
面の硫黄原子が下地結晶のガリウム原子及び砒素原子に
対して飛び飛びに再配列しているような状態をいう（例
えばＧ ａ Ａ ｓ表面の４Ｘ２構造）。 硫黄膜の厚さは、結晶基板の表面に適当な方法で硫黄を
堆積させた後、当該基板を例えば水素雰囲気中において
熱処理（アニール）し、余分の硫黄原子を昇華させるこ
とによって比較的簡単に調整することが出来る。この種
の膜厚調整は、永久保護膜形成工程の前処理として、同
じ蒸着装置を利用して行うことが望ましい。昇華させた
余分の硫黄は、水素雰囲気とともに外部に排出すること
が可能である。 永久保護膜形成の際の基板温度は、結晶表面に形成され
た硫黄原子が再蒸発するのを防ぐために４００℃以下に
保持することが必要であるが、実際問題としては２００
℃〜３５０℃の範囲に保持することが望ましい。３５０
℃を超えると予想外の他の条件次第によって結晶表面に
変性層が発生する可能性があり、２００℃未満では原料
ガスの分解反応が異常に低下するからである。 数多く試作を重ねた結果、通常のＣＶＤ装置を使用し、
結晶基板の温度を２００℃〜３５０ ’Ｃの低温に保持
して酸化珪素や酸化窒素の被膜を堆積させた場合、形成
された被膜は、電極間や能動領域相互間の絶縁膜として
使用するには若干の問題があるものの、結晶基板上の硫
黄膜の変性を防止するための永久保護膜としては充分に
使い得ることが判明した。 このため、本発明者等は、永久保護膜を多層構造とし、
少なくとも基板表面（硫黄保護膜）に接する第１層目は
基板温度を２００℃〜３５０℃に保持した状態で形成し
、その後、基板温度を４００℃を超える通常の蒸着温度
まで上昇させ、その状態で別の永久保護膜の層を重ねて
形成することを考え付いた。そして、形成した多層構造
の永久保護膜について実測の結果、当該保護膜は、結晶
表面の変性層の発生を効果的に防止する機能を有するだ
けでなく、ＭＩＳ型電界効果トランジスタのチャンネル
層・ゲート電極間の絶縁に必要な電気的特性及び物理的
特性を充分に保有することを確認した。 更に、実験と考察を加えた結果、最近の市販ＣＶＤ装置
、特に光エネルギーを併用するＣＶＤ装置（光ＣＶＤ装
置）は、極めて優れた性能を持っており、基板の温度を
２００℃〜３５０℃の低温に保持した場合であっても、
光化学反応を併用することによって原料ガスの分解を促
進させることができ、電気的特性及び物理的特性に優れ
た被膜を１回の蒸着工程だけで形成することが出来るこ
とが判明した。 第６図は、このような光ＣＶＤ装置を簡単に図解したも
のである。同図において、６１は蒸着装置の本体、６２
は装置本体内の雰囲気を排出するための排気装置、６３
は排気量を制御するためのゲートバルブ、６４及び６５
は原料ガスを基板６６に向けて噴射するためのノズル、
６７及び６８は原料ガスの供給を制御するためのバルブ
、６９は基板６６を支持するための試料台、７０は当該
試料台の内部に配設したヒータ、７１は装置本体６１の
外部に配設した例えば水銀ランプのような光反応励起用
光源、７２は当該光源から光エネルギーを透過させるた
めの窓を夫々示す。 本蒸着装置では、ヒータ７０による熱エネルギー（ジュ
ール熱）は、基板６６を加熱するために主として使用さ
れ、光源７１による光エネルギー（紫外、Ｉりは、基板
６６近傍の原料ガスの光化学反応を励起するために主と
して使用される。なお、詳細図示せざるも、基板の加熱
は１例えば赤外線等の光源による放射熱を使用すること
も可能である。但し、この場合は、光による硫黄の変性
を防止するため、例えば基板裏側から光を照射する等の
配慮が必要である。 いずれにしても、基板の温度は、ジュール熱及び放射熱
のいずれか一方又は双方を用いて広範囲に調節すること
が可能である。そして、光化学反応を利用しない場合、
戒は、光化学反応を併用しても必要ななエネルギーが充
分に得られない場合は、例えば、基板の加熱を弱めた状
態で永久保護膜の第１層目を形成し、その後、基板の加
熱を強めた状態で残りの永久保護膜を重ねて形成する。 以上、間車のために硫黄を用いた場合について説明した
が、一時保護膜は、同しカルコゲン元素である硫黄、テ
ルル及びセレンの１種又はこれらの２種以上の混合物を
もって形成することが可能であり、本発明の表面処理方
法は、これらの一時保護膜に対して共通に適用すること
が出来る。 また、永久保護膜を形成するための素材は、別設限定的
でなく、電極及び能動領域相互間の絶縁に一般に使用さ
れている各種の素材を適宜に選択して使用することがで
き、なかでも酸化珪素、窒化珪素、窒化ゲルマニウム、
弗化カルシウム及び弗化ストロンチウムのいずれか１種
又はこれらの２種以上の混合物は、永久保護膜を形成す
るための素材として望ましい材料である。 【実施例１ 以下、本発明を実施例を参照しながら更に詳細に説明す
る。 〈実施例１〉 第１図を参照し、硫黄保護膜を使用し、てＭＩＳ型電界
効果型トランジスタを構成する場合について本発明方法
の一実施例を説明する。同図において、１１は半絶縁性
ＧａＡｓ結晶基板、１２はｎ型チャンネル層、１３ａ及
び１３ｂは高濃度ｎ型導電層、１４は硫黄保護膜、１５
は ＳｉＮ保護膜（絶縁膜）、１６は電界制御用ゲート
電極、１７ａ及び１７ｂはチャンネル層１２へのオーミ
ック接合用ソース電極及びトレイン電極である。 結晶基板１１としてはアンドープのｎ型高抵抗基板を使
用した。チャンネル層Ｉ２は、Ｓ１イオンをエネルギー
５０ｋｅＶ、ドーズ量３ Ｘ １０ ”／ａｌｌ’をも
って基板１に注入した後、２０００人の膜厚のＳｉｎ、
を保護膜として、水素雰囲気中で８００℃１５分間活性
化アニールを行うことによって形成した。チャンネル層
１２を形成した後、同じ＜Ｓｉイオン注入法によってオ
ーミックを横形成用の高濃度ｎ型導電層１３ａ及び１３
ｂを形成し、その上にＡｕＧｅ／Ｎｉからなるソース電
極１７ａ及びドレイン電極１７ｂを形成した。 次に、硫黄保護膜１４を形成するための前処理として、
結晶基板１１をメタノール、アセトン及び弗化水素酸の
混合液を用いて洗浄した後、当該基板を、２０℃の温度
で２０分間、硫黄を溶質とする過飽和硫化アンモニウム
に浸漬し、基板１１の表面に硫黄を堆積させて一時保護
膜とした。 この結晶基板１１を第６図の光ＣＶＤ装百に装填し、先
ず１００％水素雰囲気中において３００℃の温度で２０
分間の熱処理を施すことにより、基板１１の表面に堆積
した余分のアモルファス状硫黄を昇華させて硫黄保護層
１４の厚さを１原子層以下にした。最後に、基板温度を
３００℃のままに維持した状態で水銀ランプを点灯して
紫外線を照射し、かつ、アンモニア及びジクロルシラン
ガスを光ＣＶＤ装置の内部に導入して１０００人の厚さ
えを有するＳｉＮ保護膜１５を形成した後、当該保護膜
を絶縁膜として、その上に電界制御用のＡｌゲート電極
１６を形成した。 第５図は、このようにして作成したＭ、 Ｉ Ｓ型電界
効果型トランジスタについて、ゲート下絶縁膜と結晶と
の間の界面準位密度を測定した結果を示すものである。 横軸は、エネルギーバンドギャップ中心から測定したエ
ネルギー、縦軸は、当該エネルギーでの表面準位密度で
ある。同図から明らかなように、従来の方法では、界面
準位密度が精々１０１２／ｃｍ２・ｅＶ程度であったが
１本実施例の方法によれば、エネルギー位置によって変
動があるものの、大兄２桁低い極めて良好な値が得られ
た。 〈実施例２〉 次に、第２図を参照し、セレン保護膜を使用してＭＩＳ
型の電界効果型トランジスタを構成する場合について本
発明方法の別の一実施例を説明する。同図において、２
１は半絶縁性のＧａＡｓ結晶基板、２２はｎチャンネル
層、２３ａ及び２３ｂは高濃度ｎ型導電層、２４はセレ
ン保護膜、２５はＳｉＮ保護膜（絶縁膜）、２６は電界
制御用ゲート電極、２７ａ及び２７ｂはチャンネル層２
２へのオーミック接合用ソース電極及びドレイン電極を
夫々示す。 結晶基板２１としては、アンドープのｎ型高抵抗基板を
使用した。最初に、分子線エピタキシー法（Ｍｏｌｅｃ
ｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ： 以下ｒＭＢ
ＥＪと略記）を使用して、基板２１上に約２μ腸の厚さ
でｐ型バッファ層を成長させた後、キャリア濃度１０１
７／ｃｆｆ１３のＳｉ ドープＧ ａ Ａ ｓ層を１０
００人の厚さで連続して成長させ、ｎチャンネル層２２
を形成した。その後、基板温度を３０℃まで低下させて
ｎチャンネル層２２の上にセレンを蒸着し、保護層２４
を形成した。 この結晶基板２１を第６図の光ＣＶＤ装置に装填し、先
ず１００％水素雰囲気中において３００℃の温度で２０
分間の熱処理を施すことにより、基板表面に堆積した余
分のアモルファス状セレンを昇華させてセレン保護層２
４の厚さを１原子層以下に調整した。その後、基板温度
を３００℃に維持し、水銀ランプを点灯して紫外線を照
射し、その状態でアンモニア及びジクロルシランガスを
導入し、１０００人の厚さでＳｉＮ保護膜２５を形成し
た後、当該保護膜を絶縁膜として、その上に電界制御用
のゲート電極２６を形成した。 この結晶基板２１に対してオーミック電極形成用のパタ
ーニングを行ない、電極形成の予定領域を２００人の厚
さで化学的にエツチングした後、結晶基板２１を４００
℃の温度に保持し、有機金属利用ＣＶＤ法（Ｍｅｔａｌ
Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ ＶａｐｏｒＤ
ｅｐｏｓｉｔｉｏｎ ： 以下ｒＭＯｃＶＤＪと略記
）を用いてｎ型ＩｎＡｓ層を選択的に成長させ、高濃度
ｎ型導電層２３ａ及び２３ｂを形成した。最後に、ソー
ス電極２７ａ及びドレイン電極２７ｂを真空蒸着法を用
いて形成した。 〈実施例３〉 次に、本発明に係る結晶表面処理方法をＨＢＴ（Ｈｅｔ
ｅｒｏ Ｂｉｐｏｌａｒｅ Ｔｒａｎｓｉｓｔｏｒ）の
製造に適用した実施例を第３図を参照して説明する。 先ず、ＭＢＥ法を使用し、半絶縁性のＧａＡｓ基板結晶
３０上に、第１のｎ ＧａＡｓ層３１．ｎ−ＧａＡｓ層
３２、ｐ ＧａＡｓ層３３．ｎ ＡｌＧａＡｓ層３４及
び第２のｎ”ＧａＡｓ層３５を順次成長させた。この基
板３０に対してホトリソグラフィ技術により必要なマス
ク形成を行った後、化学エツチングを施し１図示のよう
な段差構造を形成した。 次に、実施例１の場合と同様の要領で硫黄保護膜３６を
形成した後、第６図の光ＣＶＤ装置を用いてＳｉＮ゛保
護膜３７を形成した。最後に、ホトリソグラフィ技術を
用いて、硫黄保護膜３６及びＳｉＮ保護膜３７にエミッ
タ、ベース及びコレクタ形成用の孔を明け、夫々の電極
金属を蒸着することによってしてＡ ｕ Ｇ ｅエミッ
タ電極３８、ＡｕＺｎベース電極３９及びＡｕＧｅコレ
クタ電極４０を形成した。 〈実施例４〉 次に、本発明に係る結晶表面処理方法をＨＩＧＦＥＴ
（Ｈｅｔｅｒｏ Ｉｎｓｕｌａｔｉｎｇ Ｇａｔｅ
ＦｉｅｌｄＥ ｆｆｅｃｔ Ｔ ｒａｎｓｉｓｔｏｒ）
の製造に適用した実施例を第４図を参照して説明する。 先ず、ＭＢＥ法を使用して、半絶縁性のＧａＡｓ基板結
晶４１上にｎ−ＧａＡｓチャンネル層４２及び高低抗Ａ
ｌＧａＡｓ層４３を順次成長させた。その後、実施例１
の場合と同様の要領で硫黄保護膜４４を形成し、第６図
の光ＣＶＤ装置を用いてＳｉＮ保護膜４５を形成した。 次に、ホトリソグラフィ技術によって硫黄保護膜４４及
びＳｉＮ保護膜４５にゲート形成用の孔を明け、ＷＳｉ
を蒸着してゲート電極４６を形成した。その後、ホトリ
ソグラフィ技術によって必要な孔を明けた後、ＭＯＣＶ
Ｄ法を用いてｎ”ＧａＡｓ層４７を選択成長させた。最
後に、同層上にＡ ｕ Ｇ ｅオーミック電極４８を形
成した。 【発明の効果】 本発明によれば、化合物半導体の結晶表面に硫黄、セレ
ン及びテルルのいずれか１種又はこれらの元素の混合物
を堆積させることによって形成した保護膜を劣化させる
ことなく、かつ、これらの元素の好ましくない離脱を伴
わないで当該保護膜の上に永久保護膜を形成することが
可能となるので、結晶表面における欠陥準位を効果的に
抑制することが出来る。
第１図、第３図及び第４図は、硫黄保護膜を使用したＭ
ＩＳ型電界効果型トランジスタ、ＨＢＴ（Ｈｅｔｅｒｏ
Ｂｉｐｏｌａｒｅ Ｔｒａｎｓｉｓｔｏｒ）及びＨＩ
ＧＦＥＴ（ｔ（ｅｔｅｒｏ Ｉｎｓｕｌａｔｉｎｇ Ｇ
ａｔｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎ−ｓｉｓ
ｔｏｒ）の断面構造図、第２図は、セレン保護膜を使用
したＭＩＳ型電界効果型トランジスタの断面構造図であ
って、いずれも本発明の異なる実施例を説明するための
ものである。また、第５図は本発明による欠陥準位抑制
効果を説明するための特性曲線図、第６図は、市販の光
ＣＶＤ装置の構造を説明するための概略図である。 く符号の説明〉 １１・・・半絶縁性ＧａＡｓ結晶基板、１２・・ｎ型チ
ャンネル層、１３・・・高濃度ｎ型導電層、１４ 硫
黄保護膜、１５・・・ＳｉＮ保護膜（絶縁膜）、１６・
・電界制御用ゲート電極、１７ａ・・・ソース電極、１
７ｂ・・・ドレイン電極、２１・・・半絶縁性Ｇ ａ
Ａ、 ｓ結晶基板、２２・・ｎチャンネル層、２３・・
・高濃度ｎ型導電層、２４・・・セレン保護膜、２５・
・・ＳｉＮ保護膜（絶縁膜）、２６・・電界制御用ゲー
ト電極、２７ａ・・・ソース電極、２７ｂ・トレイン電
極、３（１−・半絶縁性ＧａＡｓ結晶基板、３１−ｎ
ＧａＡｓ層、３２・−・ｎ−ＧａＡｓ層、３３−ｐ”Ｇ
ａＡｓ層、３ｊ−ｎ ＡｌＧａＡｓ層、３５−ｎ”Ｇａ
Ａｓ層、３６・・硫黄保護膜、３７ＳｉＮ保護膜、３８
・・エミッタ電極、３９・・ベース電極、４０・・・コ
レクタ電極、 ４１・半絶縁性ＧａＡｓ基板結晶、４２−ｎ−ＧａＡｓ
チャンネル層、４３・・・高抵抗ＡｌＧａＡｓ層、４４
・・硫黄保護膜、４５・・・ＳｉＮ保護膜、４６・・ゲ
ート電極、４７−ｎ”ＧａＡｓ層、４８＝ＡｕＧｅオー
ミツク電極、６１・・・蒸着装置本体、６２・・・排気
装置、６３・・・ゲートバルブ、６４．６５・・・ノズ
ル、６６・・基板、６７、６８・・・原料ガス制御バル
ブ、６９・・・試料台、７０・・・ヒータ、７１・・・
光反応励起用光源、７２・・・光エネルギー透過窓。 代理人 弁理士 薄 １）利 幸 １ｇ１図 １６】５ ＼、 ゛ 第２図 ブ２ ２４ 第３図 第４図 第５図 Ｅ−Ｅ＋（ｓＶ）
ＩＳ型電界効果型トランジスタ、ＨＢＴ（Ｈｅｔｅｒｏ
Ｂｉｐｏｌａｒｅ Ｔｒａｎｓｉｓｔｏｒ）及びＨＩ
ＧＦＥＴ（ｔ（ｅｔｅｒｏ Ｉｎｓｕｌａｔｉｎｇ Ｇ
ａｔｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎ−ｓｉｓ
ｔｏｒ）の断面構造図、第２図は、セレン保護膜を使用
したＭＩＳ型電界効果型トランジスタの断面構造図であ
って、いずれも本発明の異なる実施例を説明するための
ものである。また、第５図は本発明による欠陥準位抑制
効果を説明するための特性曲線図、第６図は、市販の光
ＣＶＤ装置の構造を説明するための概略図である。 く符号の説明〉 １１・・・半絶縁性ＧａＡｓ結晶基板、１２・・ｎ型チ
ャンネル層、１３・・・高濃度ｎ型導電層、１４ 硫
黄保護膜、１５・・・ＳｉＮ保護膜（絶縁膜）、１６・
・電界制御用ゲート電極、１７ａ・・・ソース電極、１
７ｂ・・・ドレイン電極、２１・・・半絶縁性Ｇ ａ
Ａ、 ｓ結晶基板、２２・・ｎチャンネル層、２３・・
・高濃度ｎ型導電層、２４・・・セレン保護膜、２５・
・・ＳｉＮ保護膜（絶縁膜）、２６・・電界制御用ゲー
ト電極、２７ａ・・・ソース電極、２７ｂ・トレイン電
極、３（１−・半絶縁性ＧａＡｓ結晶基板、３１−ｎ
ＧａＡｓ層、３２・−・ｎ−ＧａＡｓ層、３３−ｐ”Ｇ
ａＡｓ層、３ｊ−ｎ ＡｌＧａＡｓ層、３５−ｎ”Ｇａ
Ａｓ層、３６・・硫黄保護膜、３７ＳｉＮ保護膜、３８
・・エミッタ電極、３９・・ベース電極、４０・・・コ
レクタ電極、 ４１・半絶縁性ＧａＡｓ基板結晶、４２−ｎ−ＧａＡｓ
チャンネル層、４３・・・高抵抗ＡｌＧａＡｓ層、４４
・・硫黄保護膜、４５・・・ＳｉＮ保護膜、４６・・ゲ
ート電極、４７−ｎ”ＧａＡｓ層、４８＝ＡｕＧｅオー
ミツク電極、６１・・・蒸着装置本体、６２・・・排気
装置、６３・・・ゲートバルブ、６４．６５・・・ノズ
ル、６６・・基板、６７、６８・・・原料ガス制御バル
ブ、６９・・・試料台、７０・・・ヒータ、７１・・・
光反応励起用光源、７２・・・光エネルギー透過窓。 代理人 弁理士 薄 １）利 幸 １ｇ１図 １６】５ ＼、 ゛ 第２図 ブ２ ２４ 第３図 第４図 第５図 Ｅ−Ｅ＋（ｓＶ）
Claims (1)
- 【特許請求の範囲】 １、結晶基板表面に硫黄、テルル及びセレンのいずれか
１種又はこれらの元素の２種以上の混合物からなる一時
保護膜を１原子層以下の厚さで形成する工程と、結晶基
板の温度を２００℃乃至３５０℃の範囲に保持し、化学
蒸着法により一時保護膜上に永久保護膜を形成する工程
からなることを特徴とする化合物半導体結晶の表面処理
方法。 ２、結晶基板表面に硫黄、テルル及びセレンのいずれか
１種又はこれらの元素の２種以上の混合物からなる一時
保護膜を１原子層以下の厚さで形成する工程と、結晶基
板の温度を２００℃乃至３５０℃の範囲に保持し、化学
蒸着法により一時保護膜上に永久保護膜を少なくとも１
層だけ形成した後、結晶基板の温度を４００℃以上の温
度まで上昇させ、同じく化学蒸着法により永久保護膜の
層を重ねて形成する工程からなることを特徴とする化合
物半導体結晶の表面処理方法。 ３、一時保護膜を形成するための前記工程は、硫黄、テ
ルル及びセレンのいずれか１種又はこれらの元素の２種
以上の混合物を溶質とする過飽和溶液に結晶基板を浸漬
し、これらの元素を基板表面に堆積させることによって
行なうものであることを特徴とする特許請求の範囲第１
項又は第２項記載の表面処理方法。 ４、一時保護膜を形成するための前記工程は、硫黄、テ
ルル及びセレンのいずれか１種又はこれらの元素の２種
以上の混合物を分子線エピタキシー法によって基板表面
に堆積させることによって行なうものであることを特徴
とする特許請求の範囲第１項又は第２項記載の表面処理
方法。 ５、一時保護膜を形成するための前記工程は、硫黄、テ
ルル及びセレンのいずれか１種又はこれらの元素の２種
以上の混合物を基板表面に堆積させた後、当該結晶基板
に熱処理を施して余分の元素を昇華させ、基板表面に１
原子層以下の厚さで被膜を形成するものであることを特
徴とする特許請求の範囲第１項乃至第４項のいずれか一
に記載の表面処理方法。 ６、一時保護膜の厚さを１原子層以下とするための熱処
理は、化学蒸着法によって永久保護膜を形成するための
前記工程の前処理として同一の蒸着装置を用いて行なう
ことを特徴とする特許請求の範囲第５項記載の表面処理
方法。 ７、永久保護膜を形成するための前記工程は、酸化珪素
、窒化珪素、窒化ゲルマニウム、弗化カルシウム及び弗
化ストロンチウムのいずれか１種又はこれらの２種以上
の混合物をもって永久保護膜を形成するものであること
を特徴とする特許請求の範囲第１項又は第２項記載の表
面処理方法。 ８、永久保護膜を形成するための前記工程は、結晶基板
の加熱用熱源として、ジュール熱及び放射熱のいずれか
一方又は双方を使用するものであることを特徴とする特
許請求の範囲第１項又は第２項記載の表面処理方法。 ９、永久保護膜を形成するための前記工程は、原料ガス
の分解を促進するための手段として光化学反応を併用す
るものであることを特徴とする特許請求の範囲第１項又
は第２項記載の表面処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30873590A JPH04181731A (ja) | 1990-11-16 | 1990-11-16 | 化合物半導体結晶の表面処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30873590A JPH04181731A (ja) | 1990-11-16 | 1990-11-16 | 化合物半導体結晶の表面処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04181731A true JPH04181731A (ja) | 1992-06-29 |
Family
ID=17984658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30873590A Pending JPH04181731A (ja) | 1990-11-16 | 1990-11-16 | 化合物半導体結晶の表面処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04181731A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04370930A (ja) * | 1991-06-20 | 1992-12-24 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JP2007294949A (ja) * | 1999-01-08 | 2007-11-08 | Toshiba Corp | 半導体装置 |
| JP2009224456A (ja) * | 2008-03-14 | 2009-10-01 | National Institute Of Advanced Industrial & Technology | 酸化物薄膜形成装置 |
-
1990
- 1990-11-16 JP JP30873590A patent/JPH04181731A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04370930A (ja) * | 1991-06-20 | 1992-12-24 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JP2007294949A (ja) * | 1999-01-08 | 2007-11-08 | Toshiba Corp | 半導体装置 |
| JP2009224456A (ja) * | 2008-03-14 | 2009-10-01 | National Institute Of Advanced Industrial & Technology | 酸化物薄膜形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62177909A (ja) | 半導体装置の製造方法 | |
| JPS63172431A (ja) | ３−５族の材料基板上への電気絶縁層の堆積方法およびこれを利用したｍｉｓ構造の製造方法 | |
| JPH03273632A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP2764049B2 (ja) | 化合物半導体装置の製造方法、化合物半導体装置及び電界効果トランジスタ | |
| EP0208851A1 (en) | Fabricating a semiconductor device by means of molecular beam epitaxy | |
| JP2000101081A (ja) | ＧａＡｓに基づく半導体上に酸化物層を有する素子の製作方法 | |
| US5399230A (en) | Method and apparatus for etching compound semiconductor | |
| JPH0797567B2 (ja) | 薄膜の形成方法 | |
| JP2936878B2 (ja) | 半導体ショットキー接合の作製方法 | |
| JP3126890B2 (ja) | Ｍｉｓ構造を有する半導体装置及びその製造方法 | |
| JP3211227B2 (ja) | ＧａＡｓ層の表面安定化方法、ＧａＡｓ半導体装置の製造方法および半導体層の形成方法 | |
| KR100379136B1 (ko) | 반도체 소자 형성 방법과 반도체 소자 | |
| JP2691572B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH06151304A (ja) | 化合物半導体ウェーハ | |
| JPH09219393A (ja) | 微細加工方法 | |
| JP2639376B2 (ja) | Ｉｉｉ −ｖ族化合物半導体の成長方法 | |
| JPH05299637A (ja) | 半導体ショットキー接合およびその作製方法 | |
| JP3059121B2 (ja) | 半導体微細構造の形成方法 | |
| JP2660252B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH08133881A (ja) | 結晶薄膜の形成方法 | |
| JPH04370930A (ja) | 半導体装置の製造方法 | |
| JPS63148616A (ja) | 半導体装置の製造方法 | |
| JPH0422139A (ja) | 絶縁ゲート形電界効果トランジスタ及びその製造方法 | |
| JPH02239666A (ja) | 化合物半導体装置の製造方法 | |
| JPH03201434A (ja) | 酸化シリコン膜の形成方法 |