JPH02260520A - ホールパターンの形成方法 - Google Patents

ホールパターンの形成方法

Info

Publication number
JPH02260520A
JPH02260520A JP1081068A JP8106889A JPH02260520A JP H02260520 A JPH02260520 A JP H02260520A JP 1081068 A JP1081068 A JP 1081068A JP 8106889 A JP8106889 A JP 8106889A JP H02260520 A JPH02260520 A JP H02260520A
Authority
JP
Japan
Prior art keywords
substrate
low
reflectance
mask
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1081068A
Other languages
English (en)
Inventor
Fumiaki Ushiyama
文明 牛山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP1081068A priority Critical patent/JPH02260520A/ja
Publication of JPH02260520A publication Critical patent/JPH02260520A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、基板反射率の高い部分と、低い部分を有する
基板上に、ホールパターンを形成する方法に関する。
〔従来の技術〕
基板反射率の高い部分と、低い部分とを有する基板上に
塗布されたポジレジストへ、マスク上のホールパターン
を投影露光法で転写し、現像処理することにより、前記
基板反射率の高い部分と、低い部分に、それぞれ、ホー
ルパターンを形成する際に、従来は、設計寸法に対して
加えるマスク寸法の補正量が、前記基板反射率の高い部
分と、低い部分で同じであるマスクを用いていた。
〔発明が解決しようとする課題〕
しかし、前述の従来技術では以下なる問題点を有する。
第2図は、基板反射率の高い部分(シリコン基板上に、
二酸化シリコン膜を介して、Moシリサイド膜を形成し
、更に再び、二酸化シリコン膜を形成した構造。)と、
低い部分(シリコン基板上に、二酸化シリコン膜を形成
した構造。)とを有する基板上に塗布されたポジレジス
トへ、マスク上のホールパターンを投影露光法で転写し
、現像処理することにより、前記基板反射率の高い部分
と、低い部分に、それぞれ、ホールパターンを形成する
時の、露光時間と、ホール寸法の関係を示した図である
。ここで、前記ホールの設計寸法は、基板反射率の高い
部分、低い部分、共に直径1゜0μmであり、また、マ
スク寸法も共に無補正である。
第2図によると、露光時間と、ホール寸法の関係は、基
板反射率に左右され、基板反射率の高い部と、低い部分
とでは大きく異なる。基板反射率の低い部分に形成され
るホールの寸法を、設計寸法どおり直径160μmにす
るには、0.25秒の露光時間が必要であり、この時、
基板反射率の低い部分に形成されるホールの寸法は直径
1.05μmとなり、設計寸法に比べ0.05μm大き
くなってしまう。
このように、従来のホールパターン形成方法では、基板
反射率が異なり、マスク寸法の補正量が、基板反射率の
高い部分と、低い部分で同じであるために、それぞれの
部分に、設計寸法どおりのホールパターンを同時に形成
することができなかった。
そこで本発明は、このような問題点を解決するもので、
その目的とするところは、基板反射率の高い部分と、低
い部分に、それぞれ、設計寸法どおりのホールパターン
を同時に得られるホールパターン形成方法を提供すると
ころにある。
〔課題を解決するための手段〕
本発明のホールパターン形成方法は、基板反射率の高い
部分と、低い部分とを有する基板上に塗布されたポジレ
ジストへ、マスク上のホールパターンを投影露光法で転
写し、現像処理することにより、前記基板反射率の高い
部分と、低い部分に、それぞれ、ホールパターンを形成
する際に、設計寸法に対して加えるマスク寸法の補正量
が、前記基板反射率の高い部分と、低い部分で異なるマ
スクを用いることを特徴とする。
〔実 施 例〕
第1図は、基板反射率の高い部分(シリコン基板上に、
二酸化シリコン膜を介して、Moシリサイド膜を形成し
、更に再び、二酸化シリコン膜を形成した構造。)と、
低い部分(シリコン基板上に、二酸化シリコン膜を形成
した構造。)とを有する基板上に塗布されたポジレジス
トへ、マスク上のホールパターンを投影露光法で転写し
、現像処理することにより、前記基板反射率の高い部分
と、低い部分に、それぞれ、ホールパターンを形成する
時の、露光時間と、ホール寸法の関係を示した図である
。ここで、前記ホールの設計寸法は、基板反射率の高い
部分、低い部分、共に直径1゜0μmであるが、基板反
射率の高い部分に形成されるホールのマスク寸法のみを
、基板上で0.05μmに相当する分だけ、設計寸法よ
り小さく補正したマスクを用いた。また、その他の形成
条件は、従来技術を示す第2図の場合と同じである。
第1図によると、基板反射率の低い部分に形成されるホ
ールの寸法を、設計寸法どおりに形成する露光時間0.
25秒の時に、基板反射率の相異に起因する、基板反射
率の高い部分に形成されるホールの寸法と、設計寸法と
のズレ量0,05μmを、あらかじめ、マスク側に補正
しであるために、基板反射率の低い部分のホール寸法を
、設計寸法どおり直径1.0μmにする露光時間0.2
5秒で、基板反射率の高い部分のホール寸法も、同じく
設計寸法どおり直径1.0μmにすることができる。
このように、設計寸法に対して加えるマスク寸法の補正
量が、基板反射率の高い部分と、低い部分で異なるマス
クを用いることにより、基板反射率の高い部分と、低い
部分に、それぞれ、設計寸法どおりのホールパターンを
同時に形成することができる。
以上、本実施例では、基板反射率の高い部分と、低い部
分に形成されるホールパターンの設計寸法が、共に直径
1.0μmの場合について述べたが、設計寸法が、本実
施例以外の寸法であったり、また、基板反射率の高い部
分と、低い部分で異なる場合においても、本実施例と同
様な考え方で、基板反射率の高い部分と、低い部分に対
して、それぞれ異なるマスク寸法補正をすることにより
、同様な効果が得られる。更に、本発明は、本実施例以
外の基板反射率を有する基板に対しても有効であること
は言うまでもない。
〔発明の効果〕
以上述べたように本発明によれば、基板反射率の高い部
分と、低い部分とを有する基板上に塗布されたポジレジ
ストへ、マスク上のホールパターンを投影露光法で転写
し、現像処理することにより、前記基板反射率の高い部
分と、低い部分に、それぞれ、ホールパターンを形成す
る際に、設計寸法に対して加えるマスク寸法の補正量が
、前記基板反射率の高い部分と、低い部分で異なるマス
クを用いることにより、前記基板反射率の高い部分と、
低い部分に、それぞれ、設計寸法どおりのホールパター
ンを同時に形成できるという効果を有し、更に本発明は
、マスクに補正を加えるだけで、ホールパターン形成時
の工程数が増えないことから、製造効率的にも優れた効
果を有するものである。
【図面の簡単な説明】
第1図は、本発明のホールパターン形成方法により、基
板反射率゛の高い部分と、低い部分に、それぞれ、ホー
ルパターンを形成した時の、露光時間と、ホール寸法の
関係を示す図である。 第2図は、従来のホールパターン形成方法により、基板
反射率の高い部分と、低い部分に、それぞれ、ホールパ
ターンを形成した時の、露光時間と、ホール寸法の関係
を示す図である。 以上 出願人 セイコーエプソン株式会社

Claims (1)

    【特許請求の範囲】
  1. 基板反射率の高い部分と、低い部分とを有する基板上に
    塗布されたポジレジストへ、マスク上のホールパターン
    を投影露光法で転写し、現像処理することにより、前記
    基板反射率の高い部分と、低い部分に、それぞれ、ホー
    ルパターンを形成する際に、設計寸法に対して加えるマ
    スク寸法の補正量が、前記基板反射率の高い部分と、低
    い部分で異なるマスクを用いることを特徴とするホール
    パターンの形成方法。
JP1081068A 1989-03-31 1989-03-31 ホールパターンの形成方法 Pending JPH02260520A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1081068A JPH02260520A (ja) 1989-03-31 1989-03-31 ホールパターンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1081068A JPH02260520A (ja) 1989-03-31 1989-03-31 ホールパターンの形成方法

Publications (1)

Publication Number Publication Date
JPH02260520A true JPH02260520A (ja) 1990-10-23

Family

ID=13736075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1081068A Pending JPH02260520A (ja) 1989-03-31 1989-03-31 ホールパターンの形成方法

Country Status (1)

Country Link
JP (1) JPH02260520A (ja)

Similar Documents

Publication Publication Date Title
US5631112A (en) Multiple exposure method for photo-exposing photosensitive layers upon high step height topography substrate layers
JP3702108B2 (ja) レジストパターン形成方法
JP2002287326A (ja) 半導体素子製造のための位相反転マスク及びその製造方法
JPH02260520A (ja) ホールパターンの形成方法
US7771900B2 (en) Manufacturing method for photo mask
US6638664B2 (en) Optical mask correction method
JPS60235426A (ja) 半導体集積回路装置の製造方法
JPH02228022A (ja) ホールパターンの形成方法
JPH03137645A (ja) フォトマスク及びパターン形成方法
JPH03137647A (ja) フォトマスク及びパターン形成方法
US6457168B1 (en) Method for producing structures on the surface of a semiconductor wafer
JP2003031479A (ja) 露光方法、マスク
JPS63131143A (ja) フオトマスク
JPH02183513A (ja) ホールパターンの形成方法
JPH0321952A (ja) フォトマスク及びその製造方法
JPS62265723A (ja) レジスト露光方法
JPS6050535A (ja) フォトマスクのパタ−ン幅修正方法
US20070207392A1 (en) Manufacturing method of photo mask and manufacturing method of semiconductor device
JPS60202441A (ja) 半導体装置用パタ−ン形成マスク
JPH0335239A (ja) 半導体装置の製造方法
KR20050033683A (ko) 반도체 소자의 제조방법
JPS61121436A (ja) レジスト現像方法
TW451297B (en) Method to improve the uniformity of the critical dimension of beam exposure system
JPH02251851A (ja) フォトマスク
JPS61242023A (ja) 微細パタ−ンの形成方法