JPH02260708A - Electronic variable resistor - Google Patents

Electronic variable resistor

Info

Publication number
JPH02260708A
JPH02260708A JP8041989A JP8041989A JPH02260708A JP H02260708 A JPH02260708 A JP H02260708A JP 8041989 A JP8041989 A JP 8041989A JP 8041989 A JP8041989 A JP 8041989A JP H02260708 A JPH02260708 A JP H02260708A
Authority
JP
Japan
Prior art keywords
resistance value
switch circuit
signal
input
fine adjustment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8041989A
Other languages
Japanese (ja)
Inventor
Mitsuo Kimura
光夫 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP8041989A priority Critical patent/JPH02260708A/en
Publication of JPH02260708A publication Critical patent/JPH02260708A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Attenuators (AREA)

Abstract

PURPOSE:To easily perform adjustment by controlling >=2 kinds of resistor ladders whose resistance values in one step change differently with use of the output of an up/down counter, and performing the fine adjustment of the resistance value. CONSTITUTION:In a first resistor ladder 1, for example, by setting R1=R2=R3= R4=R5, R6=R7=R8, and R1:R8=1:0.5, and turning on the switches S1-S4 of a first switch circuit 2 sequentially, the resistance value between (a) and (b) changes linearly between 0.5R1-2.5R1 in stepwise. Similarly, in a second resistance ladder 5, by setting 1/8R1=R9=R10=R11=R12=R13, R14=R15=R16, and R9:R16=1:0.5 and setting the resistance value so that the stage of one step can be set finer than the that of the first resistor ladder 1, and turning on the switches S5-S8 of a second switch circuit 6 sequentially, the resistance value between (b) and (c) changes linearly between 0.0625R1-0.3125R1 in stepwise. When a fine adjusting signal is inputted, the resistor ladder with few change of resistance value of one step is controlled by the pulse of a clock signal. In such a way, the fine adjustment can be performed.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はクロック信号のパルス数に対応して抵抗値を
可変することが出来る電子可変抵抗器に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an electronic variable resistor whose resistance value can be varied in response to the number of pulses of a clock signal.

〔従来の技術〕[Conventional technology]

従来の可変抵抗器は、抵抗膜に接触させた導電性のブラ
シを、抵抗膜の一端から他端へ機械的に可動させること
により、導電性ブラシと抵抗膜の一端、あるいは他端と
の間の抵抗値が可変となることで可変抵抗器を形成させ
ていた。
Conventional variable resistors are designed to move the conductive brush that is in contact with the resistive film mechanically from one end of the resistive film to the other end, thereby creating a connection between the conductive brush and one end of the resistive film or the other end. By making the resistance value variable, a variable resistor was formed.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

この問題点は、可変抵抗器の抵抗値をある値に設定する
ためにはブラシを機械的に動かさなければならない、そ
のため−度設定した位置が振動等によりずれる可能性が
あった。また、可変抵抗器を自動調整する場合、機械的
にブラシを可動する装置が必要となり、装置が高価とな
る、また、多くの調整時間がかかるという問題があった
The problem is that in order to set the resistance value of the variable resistor to a certain value, the brush must be moved mechanically, so there is a possibility that the set position may shift due to vibration or the like. Further, when automatically adjusting the variable resistor, a device for mechanically moving the brush is required, which causes problems in that the device is expensive and takes a lot of time for adjustment.

〔課題を解決するための手段〕[Means to solve the problem]

この発明は、1ステップの抵抗値の変化が異なる2種以
上の抵抗ラダーをアップ・ダウンカウンタの出力で制御
して、抵抗値を微細に調整するようにしたものである。
In this invention, two or more types of resistance ladders having different changes in resistance value per step are controlled by the output of an up/down counter to finely adjust the resistance value.

〔作用] 微調整信号が入力されると、1ステップの抵抗値の変化
の小さい方の抵抗ラダーがクロック信号のパルス数によ
って制御され、微細な調整をするようになっている。
[Function] When a fine adjustment signal is input, the resistance ladder with a smaller change in resistance value per step is controlled by the number of pulses of the clock signal to perform fine adjustment.

〔実施例〕〔Example〕

この発明を図面に基づいて説明する。 This invention will be explained based on the drawings.

第1図において第一の抵抗ラダー1は、たとえばR1=
R2=R3=R4=R5、R6・R7・R8、R1:R
8・1:0.5にし、第一のスイッチ回路2の31〜S
4のスイッチを順次ONにしていくと第2図に示すごと
(a、b間の抵抗4には、0.5R1〜2.5R1の間
でステップ状に直線的に変化する。同様に第二の抵抗ラ
ダー5を、たとえば1/8R1・+29=R10=R1
1・R12=R13、R14=R15=R16、R9:
R16=1:0.5のごとく、第一の抵抗ラダー1より
1ステップの段階が細かくなるような抵抗値にし、第二
のスイッチ回路6の35〜S8のスイッチを順次ONに
していくと、b、c間の抵抗値は第3図に示すごと< 
0.0625R1〜0.3125+11の間でステップ
状に直線的に変化する。第一の不揮発性メモリ3は、第
一のスイッチ回路2のスイッチをON/OFFするため
の信号を記憶するためのものであり、電源がOFFとな
っても信号の情報を記憶していて、再び電源がONにな
った時には、電源がOFFになる前と同じ状態の信号を
第一のスイッチ回路に出力することで、電源がOFFに
なる前の抵抗値を再現させる。第一のUP/DOWNカ
ウンタ4は、微調整信号が入力されていない状態で、U
/D信号の入力がUPの状態の時クロック信号の立ち上
がりでカウントアツプし、U/D信号の入力がDOWN
の状態の時クロック信号の立ち上がりでカウントダウン
するUP/DCVNカウンタであり、クロック信号のパ
ルス数に対応してUP/DOWNカウンタのカウント値
が変化する。微調整信号が入力されている状態の時は第
一のUP/DOWNカウンタ4のカウントイネイブルC
Eがイネイブルの状態となりクロック信号が入力されて
も第一のUP/ DOWNカウンタ4はIIP/DOW
Nカウントを行なわない、微調整信号はインバータ9に
より反転されて第二のUP/DOWNカウンタ8のカウ
ントイネイブルCEとプリセットP及びOR回路10を
通って第二の不揮発性メモリ7の記憶信号入力端子M2
に入力される。
In FIG. 1, the first resistance ladder 1 is, for example, R1=
R2=R3=R4=R5, R6・R7・R8, R1:R
8・1:0.5, first switch circuit 2 31~S
As shown in Fig. 2, when the switches 4 are turned on sequentially, the resistance 4 between a and b changes stepwise and linearly between 0.5R1 and 2.5R1. For example, 1/8R1・+29=R10=R1
1・R12=R13, R14=R15=R16, R9:
When the resistance value is set so that each step is finer than the first resistance ladder 1, such as R16=1:0.5, and the switches 35 to S8 of the second switch circuit 6 are turned ON in sequence, The resistance value between b and c is as shown in Figure 3.
It changes linearly in steps between 0.0625R1 and 0.3125+11. The first non-volatile memory 3 is for storing signals for turning ON/OFF the switch of the first switch circuit 2, and stores signal information even when the power is turned off. When the power is turned on again, a signal in the same state as before the power was turned off is output to the first switch circuit, thereby reproducing the resistance value before the power was turned off. The first UP/DOWN counter 4 is in the state where the fine adjustment signal is not input.
When the /D signal input is in the UP state, the count increases at the rising edge of the clock signal, and the U/D signal input is in the DOWN state.
The UP/DCVN counter counts down at the rising edge of the clock signal in the state of , and the count value of the UP/DOWN counter changes in accordance with the number of pulses of the clock signal. When the fine adjustment signal is being input, the count enable C of the first UP/DOWN counter 4 is activated.
Even if E is enabled and a clock signal is input, the first UP/DOWN counter 4 is IIP/DOW.
The fine adjustment signal that does not carry out the N count is inverted by the inverter 9, passes through the count enable CE of the second UP/DOWN counter 8, the preset P, and the OR circuit 10, and becomes the storage signal input of the second nonvolatile memory 7. Terminal M2
is input.

微調整信号が入力されてない状態の時は、第二の[IP
/DOWNカウンタ8のプリセットPがプリセットの状
態となり、たとえば1■・0.2■・0.4I=0.8
■・1の信号をプリセットする。さらに第二の不揮発性
メモリ7の記憶信号入力端子M2の入力が書込み状態と
なり、第二のUP/DOWNカウンタのプリセット値を
記憶する。その記憶した信号で第二のスイッチ回路6を
駆動するので、S8. S?、 S6がOFF。
When the fine adjustment signal is not input, the second [IP
/DOWN The preset P of the counter 8 is in the preset state, for example, 1■・0.2■・0.4I=0.8
■・Preset the signal of 1. Further, the input of the storage signal input terminal M2 of the second non-volatile memory 7 becomes a write state, and the preset value of the second UP/DOWN counter is stored. Since the second switch circuit 6 is driven by the stored signal, S8. S? , S6 is OFF.

S5がONとなり、b、c間の抵抗値は0.125R1
となる。すなわち、微調整信号が入力されてない状態の
時、b、c間の抵抗値はプリセットされた値0.125
R1に固定される。この固定された抵抗値がa、b間の
抵抗値に加算されるので、a、C間の抵抗値は0.5R
1+0.125R1〜2.51111 +0.125R
10間をステップ状に直線的に変化する。微調整信号を
入力すると、第一のUP/DOWNカウンタ4のカウン
トイネイブルCBがイネイブルの状態となり第一のUP
/DOWNカウンタは停止の状態となる。そのため、a
、b間の抵抗値は第一のUP/DOWNカウンタが停止
した時の抵抗値となる。
S5 turns ON and the resistance value between b and c is 0.125R1
becomes. In other words, when the fine adjustment signal is not input, the resistance value between b and c is the preset value of 0.125.
It is fixed at R1. This fixed resistance value is added to the resistance value between a and b, so the resistance value between a and C is 0.5R.
1+0.125R1~2.51111 +0.125R
It changes linearly in steps between 10 and 10. When the fine adjustment signal is input, the count enable CB of the first UP/DOWN counter 4 becomes enabled, and the first UP/DOWN counter 4 becomes enabled.
/DOWN counter is in a stopped state. Therefore, a
, b is the resistance value when the first UP/DOWN counter stops.

微調整信号はインバータ9を通り反転するので、第二の
UP/DOWNカウンタ8のカウントイネイブルCEは
カウント可能な状態となると同時にプリセット不可能な
状態になる。この状態でクロック信号を入力すると第二
のUP/DOWNカウンタ8はU/D信号の入力がUP
の状態の時、クロック信号の立ち上がりでカウントUP
L、U/D信号の入力がDOWNの状態の時クロック信
号の立ち上がりでカウントDOWNする。クロック信号
はOR回路10を介して第二の不揮発性メモリ7の記憶
信号入力端子M2にも入力されクロック信号の立ち下が
りで第二のtlP/DOWNカウンタ8のカウント値を
第二の不揮発性メモリ7に記憶する。第二の不揮発性メ
モリ7に記憶された信号により第二のスイッチ回路6を
駆動するので、b、c間の抵抗値は第3図(イ)のごと
く変化する。−例として第一のスイッチ回路2のSl、
S2.S3がOFF、S4がONの状態の時、微調整信
号が入力された場合、85間の抵抗値は2R1プラスb
、c間の抵抗値となり第3図(ロ)に示すごと< 2R
1+ 0.0625R1と2R1+ 0.3125R1
の間で1ステップの段階を細かくすることができる。す
なわち、微調整が可能となる。
Since the fine adjustment signal passes through the inverter 9 and is inverted, the count enable CE of the second UP/DOWN counter 8 becomes a countable state and at the same time becomes a preset disabled state. If a clock signal is input in this state, the second UP/DOWN counter 8 will indicate that the input of the U/D signal is UP.
In the state of , the count increases at the rising edge of the clock signal.
When the input of the L and U/D signals is in the DOWN state, the count is DOWN at the rising edge of the clock signal. The clock signal is also input to the storage signal input terminal M2 of the second non-volatile memory 7 via the OR circuit 10, and at the falling edge of the clock signal, the count value of the second tlP/DOWN counter 8 is input to the second non-volatile memory. Memorize to 7. Since the second switch circuit 6 is driven by the signal stored in the second nonvolatile memory 7, the resistance value between b and c changes as shown in FIG. 3(a). - as an example Sl of the first switch circuit 2;
S2. When the fine adjustment signal is input when S3 is OFF and S4 is ON, the resistance value between 85 is 2R1 plus b
, the resistance value between c is < 2R as shown in Figure 3 (b)
1+ 0.0625R1 and 2R1+ 0.3125R1
You can make each step finer between the steps. In other words, fine adjustment becomes possible.

なお、第1図の一実施例で示した第一、第二の不揮発性
メモリ3.7を使用せずに、第一と第二のUP/DOW
Nカウンタ4.8を電池等でバックアップしても同様の
効果が得られる。
Note that the first and second UP/DOW operations can be performed without using the first and second non-volatile memories 3.7 shown in the embodiment of FIG.
A similar effect can be obtained by backing up the N counter 4.8 with a battery or the like.

また、実施例では第一の抵抗ラダー1と第二の抵抗ラダ
ー5とが直列に接続されているが、抵抗値を選択するこ
とにより、これらを並列に接続しても同様の効果が得ら
れる。
Further, in the embodiment, the first resistance ladder 1 and the second resistance ladder 5 are connected in series, but the same effect can be obtained even if they are connected in parallel by selecting the resistance value. .

〔発明の効果〕〔Effect of the invention〕

この発明は、以上説明したように、U/D信号の状態に
よりクロック信号の入力数に対応してUPカウントある
いはDOWNカウントしたカウント値を不揮発性メモリ
に記憶し、この記憶した信号でスイッチ回路をON/O
FFして抵抗ラダーの抵抗値を可変するとともに、微調
整信号の切り替えにより1ステップの階段の粗い抵抗ラ
ダーでおおまかな調整を行い、1ステップの細かい抵抗
ラダーで微調整できるようにしたので、−度設定した抵
抗値が振動によりずれることがなくなり、信頬性の高い
可変抵抗器を提供することが出来る。
As explained above, the present invention stores in a nonvolatile memory a count value that is counted up or down in response to the number of input clock signals depending on the state of the U/D signal, and uses this stored signal to operate a switch circuit. ON/O
In addition to changing the resistance value of the resistance ladder by using FF, by switching the fine adjustment signal, I made a rough adjustment with a coarse resistance ladder with 1 step of steps, and made a fine adjustment with a fine resistance ladder of 1 step, so - The set resistance value will not deviate due to vibration, and a highly reliable variable resistor can be provided.

また、微調整信号及びU/D信号とクロック信号を外部
より入力すれば抵抗値を微調整出来るので、従来のよう
な機械的にブラシを動かす装置が不要になり、自動調整
が簡単に°行える。
In addition, the resistance value can be finely adjusted by inputting the fine adjustment signal, U/D signal, and clock signal from the outside, which eliminates the need for a conventional mechanical brush movement device, making automatic adjustment easy. .

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例を示すブロック図、第2図
、第3図はスイッチの状態に対する抵抗値の変化を示す
図である。第1図中、1.5は第一、第二の抵抗ラダー
 2.6は第一、第二のスイッチ回路、3.7は第一、
第二の不揮発性メモリ4.8は第一、第二のUP/DO
WNカウンタ、9はインバータ、lOはOR回路である
。 特許出願人   アンリツ株式会社 代理人 弁理士 小 池  龍太部
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIGS. 2 and 3 are diagrams showing changes in resistance value depending on the state of the switch. In Figure 1, 1.5 is the first and second resistance ladder, 2.6 is the first and second switch circuit, 3.7 is the first,
The second non-volatile memory 4.8 is the first and second UP/DO
A WN counter, 9 an inverter, and 10 an OR circuit. Patent applicant: Anritsu Corporation Representative: Patent attorney: Ryutabe Koike

Claims (1)

【特許請求の範囲】[Claims]  第一の抵抗ラダーと、該第一の抵抗ラダーの入力を電
気的に接続する第一のスイッチ回路と、該第一のスイッ
チ回路のスイッチをON/OFFするための信号を記憶
する第一の不揮発性メモリと、クロック信号のパルス数
に対応して微調整信号が入力されてない時にUPカウン
トあるいはDOWNカウントを行いそのカウント値を第
一の不揮発性メモリへ与える第一のUP/DOWNカウ
ンターと、該第一の抵抗ラダーと直列に接続され1ステ
ップの階段の変化が、該第一の抵抗ラダーの1ステップ
の変化より小さくされた第二の抵抗ラダーと、該第二の
抵抗ラダーの入力を電気的に接続する第二のスイッチ回
路と、該第二のスイッチ回路をON/OFFするための
信号を記憶する第二の不揮発性メモリと、クロック信号
のパルス数に対応して微調整信号が入力された時にUP
カウントあるいはDOWNカウントを行いそのカウント
値を第二の不揮発性メモリへ与える第二のUP/DOW
Nカウンタとを備えた電子可変抵抗器。
a first resistance ladder, a first switch circuit that electrically connects the input of the first resistance ladder, and a first switch circuit that stores a signal for turning ON/OFF a switch of the first switch circuit. a non-volatile memory; a first UP/DOWN counter that performs an UP or DOWN count when a fine adjustment signal is not input corresponding to the number of pulses of the clock signal and supplies the count value to the first non-volatile memory; , a second resistance ladder connected in series with the first resistance ladder and having a step change of one step smaller than a one step change of the first resistance ladder; and an input of the second resistance ladder. a second switch circuit that electrically connects the second switch circuit, a second nonvolatile memory that stores a signal for turning the second switch circuit ON/OFF, and a fine adjustment signal that corresponds to the number of pulses of the clock signal. UP when is input
A second UP/DOW that performs a count or a DOWN count and provides the count value to a second non-volatile memory.
Electronic variable resistor with N counter.
JP8041989A 1989-03-30 1989-03-30 Electronic variable resistor Pending JPH02260708A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8041989A JPH02260708A (en) 1989-03-30 1989-03-30 Electronic variable resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8041989A JPH02260708A (en) 1989-03-30 1989-03-30 Electronic variable resistor

Publications (1)

Publication Number Publication Date
JPH02260708A true JPH02260708A (en) 1990-10-23

Family

ID=13717774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8041989A Pending JPH02260708A (en) 1989-03-30 1989-03-30 Electronic variable resistor

Country Status (1)

Country Link
JP (1) JPH02260708A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07212168A (en) * 1994-01-27 1995-08-11 Nec Eng Ltd Variable attenuator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07212168A (en) * 1994-01-27 1995-08-11 Nec Eng Ltd Variable attenuator

Similar Documents

Publication Publication Date Title
JPH07249501A (en) Electronic circuit
JPH02260708A (en) Electronic variable resistor
JPS6087678A (en) Control circuit for inverter
US4572963A (en) Apparatus for controlling a plurality of electrical devices
US3444439A (en) Electrical timer system having electrolytic timing cell
US4935762A (en) Auto/manual switching circuit
JPH04313070A (en) Power supply/voltage detecting circuit
JPH0117286B2 (en)
JP2703394B2 (en) Rotating magnetic head device
KR880001797B1 (en) Digital volume circuit
JPS6315512A (en) Rc active filter circuit
JPS6210918Y2 (en)
JP2640006B2 (en) Timer circuit
SU363209A1 (en) TIME RELAY
JPH082894Y2 (en) Power switch circuit
JPH0221781Y2 (en)
JPS63114304A (en) Cr oscillator
JPS6158308A (en) Programmable variable attenuator
JPS6026488A (en) Control circuit for dc motor
JPH0231886B2 (en) KAHENINPIIDANSUKAIRONOSEIGYOKAIRO
JPH082722Y2 (en) Setting circuit
KR940001190B1 (en) Method of cotrolling the intensity of light by dimmer
JPS619780A (en) Numerical setting circuit
JP2702115B2 (en) RC active filter circuit
JPH0249054B2 (en) PUROGURAMABURUKAHENTEIKOKI