JPH02260772A - ディジタル信号の内挿回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、テレビジョン信号の拡大や縮小等の信号処理
を行うディジタル特殊効果装置に用いられるディジタル
信号の内挿回路に関する。

〔従来の技術〕

放送局等では、ディジタル特殊効果装置を用いてテレビ
ジョン信号の拡大・縮小等の信号処理を行っている。テ
レビジョン信号の拡大等を行う際には、サンプリングさ
れた既知の点のデータを基にして新たな点のデータを求
める必要がある。このために、既知の点の間でデータが
直線的に変化するとの前提のもとて新たな点のデータを
直線内挿によって求める内挿回路が使用されている。

第３図は、従来使用されたディジタル信号の内挿回路を
表わしたものである。

この回路には、基準信号の入力端子１１と映像信号の入
力端子１２の２つの入力端子が設けられている。入力端
子１１からは例えば水平同期信号が基準信号１３として
人力されるようになっている。この基準入力信号１３は
ＰＬＬ回路５１に入力される。ＰＬＬ回路５１は、この
基準入力信号１３を基にして映像信号の原サンプリング
周波数のクロック５２を発生する。このクロック５２は
、Ａ／Ｄ変換器５３、フレームメモリ５４、内挿回路５
５、Ｄ／Ａ変換器５６、書込アドレス発生器５７および
読出アドレス発生器５８にそれぞれ供給される。

ここでＡ／Ｄ変換器５３には入力端子１２から拡大や縮
小の対象となる映像信号１０が入力されるようになって
おり、サンプリング用のクロック５２によって順次サン
プリングされ、Ａ／Ｄ変換される。Ａ／Ｄ変換器５３か
ら出力されるディジタル映像信号６１は、フレームメモ
リ５４に供給され、クロック５２によって入力順に書き
込まれる。

第４図は、このフレームメモリに書き込まれる画像の一
例を表わしたものである。フレームメモリ５４には、各
走査線！ごとにクロック５２によるそれぞれのサンプリ
ングポイントＳでサンプリングされたａ、ｂ、ｃ、ｄ等
の各原サンプリング点のデータが入力されることになる
。この第４図で四角形の部分６０はある映像の被写体で
あり、代表的に示した４つの各原サンプリング点ａ、ｂ
。

ｃ、ｄは、これらに囲まれた今回必要な点Ｐを内挿によ
って求めるために選ばれた点である。

ところで、第３図における読出アドレス発生器５８は、
書込アドレスに対して形状変換の演算を行い、読出アド
レス６２を発生させる。この読出アドレス６２はフレー
ムメモリ５４に供給される。

また、読出アドレス発生器５８は、サンプリングされた
映像信号と直線内挿する点との位置関係から求められる
２つの内挿係数に、　、　　ｋ、を内挿回路５５に供給
する。これらの内挿係数に、　、　ｋ２は、読出アドレ
ス発生器２４の演算結果の小数部分として求められる。

フレームメモリ５４は、形状変換後のデータを２次元的
に包囲する４つの原サンプリング点を読出アドレス６２
を用いて同時に読み出す。これらのディジタルデータ６
４〜６７は、内挿回路５５に送られる。内挿回路５５で
は、同一水平方向の２つの原サンプリング点を用いてそ
の方向での内挿量を求めるために、ディジタルデークロ
４と内挿係数に１　の積と、ディジタルデータ６５と内
挿係数Ｎ−に＋　）の積を求め、これらを加算する。

また、次の走査線についての２つの原サンプリング点を
用いてその方向での内挿量を求めるために、ディジタル
データ６６と内挿係数に、の積と、ディジタルデータ６
７と内挿係数Ｎ−に＋　　）の積を求め、これらを加算
する。そして、これら２つの加算結果に対して垂直方向
の内挿量を考慮するためにそれぞれ内挿係数に２あるい
は（１−に２）を掛け、しかる後にこれらを加算する。

第５図は、フレームメモリから読み出された映像データ
の一例を表わしたもので、映像入力としての第４図に対
応するものである。点Ｐに関するデータが新たな走査線
β′上で必要となるが、これは前記した４つの各原サン
プリング点ａ、ｂ。

ｃ、ｄから求められる。点Ｐがそれぞれの原サンプリン
グ点ａ、ｂ、ｃ、ｄのちょうど真中に位置する点である
と仮定すると、前記した内挿係数ｋ、ｋ２は共に０．５
となり、これ故、点Ｐの演算式は次の（１）式となる。

内挿回路５５でこのようにして積和演算が行われたら、
その結果としての内挿点のデータ６８がＤ／Ａ変換器５
６に供給される。Ｄ／Ａ変換器５６では、クロック５２
の供給されるタイミングで内挿点のデータ６８をアナロ
グ信号６９に変換し映像信号の出力端子３９に供給する
。

〔発明が解決しようとする課題〕 第６図は、この従来のディジタル信号の内挿回路を用い
た場合の出力周波数特性を表わしたものである。この第
６図では内挿される点が参照される２つの原サンプリン
グ点のちょうど真中の点である場合、すなわち最悪の特
性を示す場合を表わしている。図で縦軸は振幅レベルを
表わしており、横軸は周波数を表わしている。

この従来の回路で、クロック５２による原サンプリング
周波数をｆ、とすると、直線内挿後の周波数特性はコサ
イン特性７１で示される。このようにサンプリング周波
数の１／２の周波数１／２「Ｓでゼロクロスする特性で
劣化するため、内挿によって求められた点のデータを用
いて画像を表示すると、品位の高い画像を得ることが困
難であった。

そこで本発明の目的は、直線内挿によるシフト特性の劣
化を改善することのできるディジタル信号の内挿回路を
提供することにある。

〔課題を解決するための手段〕

本発明では、（ｉ）映像入力信号をサンプリングするた
めの原サンプリングクロックを発生させる原サンプリン
グクロック発生手段と、（ｉｉ）この原サンプリングク
ロックでサンプリングされた映像入力信号を格納するフ
レームメモリと、（１１１）原サンプリングクロックよ
りも周波数の高い高速クロックを発生させる高速クロッ
ク発生手段と、（ｉｖ）この高速クロックを用いてフレ
ームメモリから内挿に用いる複数点の映像信号を同時に
読み出す映像信号読出手段と、（ｖ）これら複数点の映
像信号を用いて直線内挿を行い所望の点の映像信号を演
算する内挿演算手段と、（ｖｉ）この内挿演算手段の演
算後の映像信号を原サンプリングクロックでサンプリン
グし、映像出力信号とするサンプリング手段とをディジ
タル信号の内挿回路に具備させる。

そして、フレームメモリに格納された映像信号を原サン
プリングクロックよりも周波数の高いクロックで処理す
ることで、コサイン特性におけるゼロクロス点を高周波
数側にシフトさせ、使用周波数帯における特性の劣化を
軽減させる。

〔実施例〕

以下、実施例につき本発明の詳細な説明する。

第１図は本発明の一実施例におけるディジタル信号の内
挿回路を表わしたものである。

この回路には、基準信号の入力端子１１と映像信号の入
力端子１２の２つの入力端子が設けられている。入力端
子１１からは例えば水平同期信号が基準信号１３として
人力されるようになっている。この基準入力信号１３は
ＰＬＬ回路１４に入力される。ＰＬＬ回路１４は、この
基準入力信号１３を基にして映像信号の原サンプリング
周波数の２倍の周波数のクロック１５を発生する。この
クロック１５は、１／２てぃ倍器１６に入力され、１／
２の周波数のサンプリングクロック１７が作成される。

このサンプリングクロック１７は、Ａ／Ｄ変換器１８と
、高速フレームメモリ１９および書込アドレス発生器２
１に送られる。

ここでＡ／Ｄ変換器１８には入力端子１２から拡大や縮
小の対象となる映像信号１ｏが人力されるようになって
おり、サンプリングクロック１７によって順次サンプリ
ングされ、Ａ／Ｄ変換される。Ａ／Ｄ変換器１８から出
力されるディジタル映像信号２２は、高速フレームメモ
リ１９に供給され、その書込系に入力されたサンプリン
グクロック１７によって入力順に書き込まれる。

ところで、ＰＬＬ回路１４から出力された原サンプリン
グ周波数の２倍の周波数のクロック１５は、高速フレー
ムメモリ１９と読出アドレス発生器２４および高速内挿
回路２５に送られ、高速フレームメモリ１９からのディ
ジタル映像信号２２の読み出しに用いられる。ここで読
出アドレス発生器２４は、書込アドレスを直線内挿する
ことによって２倍のアドレスデータを発生させる。この
アドレスデータは、形状変換の演算を施され、その結果
として得られた読出アドレス２７が高速フレームメモリ
１９に送られる。また、読出アドレス発生器２４は、サ
ンプリングされた映像信号と直線内挿する点との位置関
係から求められる２つの内挿係数に、、に、を高速内挿
回路２５に供給する。これらの内挿係数に＋、に２は、
読出アドレス発生器２４の演算結果の小数部分として求
められる。

高速フレームメモリ１９は゛、形状変換後のデータを２
次元的に包囲する４つの原サンプリング点を読出アドレ
ス２７を用いて同時に読み出す。これらのディジタルデ
ータ３１〜３４は、高速内挿回路２５に送られる。高速
内挿回路２５では、同一水平方向の２つの原サンプリン
グ点を用いてその方向での内挿量を求めるために、ディ
ジタルデータ３１と内挿係数に、の債と、ディジタルデ
ータ３２と内挿係数（１−に＋　）の積を求め、これら
を加算する。また、次の走査線についての２つの原サン
プリング点を用いてその方向での内挿量を求めるために
、ディジタルデータ３３と内挿係数に１の積と、ディジ
タルデータ３４と内挿係数（１−に、）の積を求め、こ
れらを加算する。

そして、これら２つの加算結果に対して垂直方向の内挿
量を考慮するためにそれぞれ内挿係数に２あるいは（１
−１）を掛け、しかる後にこれらを加算する。

高速内挿回路２５でこのようにして積和演算が行われた
ら、その結果としての内挿点のデータ３６がＤ／Ａ変換
器３７に供給される。Ｄ／Ａ変換器３７では、サンプリ
ングクロック１７の供給されるタイミングで内挿点のデ
ータ３６をアナログ画像信号３８に変換し、映像信号の
出力端子３９に供給する。

第２図は、第６図に対応するもので、本実施例のディジ
タル信号の内挿回路を用いた場合の出力周波数特性を表
わしたものである。この第２図では内挿される点が参照
される２つの原サンプリング点のちょうど真中の点であ
る場合、すなわち最悪の特性を示す場合を表わしている
。図で縦軸は振幅レベルを表わしており、横軸は周波数
を表わしている。本実施例の回路では、ＰＬＬ回路１４
を用いてサンプリング周波数を原サンプリング周波数ｆ
、の２倍の周波数２ｆｓ　としている。したがって、コ
サイン特性４１のゼロクロス点が従来のｔ／２ｆｓ　か
らｆ、にまで移動している。この結果として、この内挿
回路で生じる周波数特性の劣化を大幅に減少させること
ができる。

なお、実施例ではオーバーサンプリングの度合いを２倍
としたが、１倍よりも多くすれば従来の周波数ｔ／２ｆ
ｓ　におけるゼロクロス点を高い周波数側に移動させる
ことができ、周波数特性の劣化を減少させることができ
る。この劣化の程度は、サンプリング周波数を高くすれ
ばするほど小さくなるが、これによる改善の度合いは必
ずしもこれに見合って顕著とはならない。また、サンプ
リング周波数を大きくするほど、クロック１５に応答す
る高速フレームメモリ１９および高速内挿回路２５の構
成が困難となる。そこで、本発明を実施するに際しての
サンプリング周波数の決定は、特性の改善の度合いと回
路構成の両面から判断する必要がある。

〔発明の効果〕

以上説明したように、本発明によれば、フレームメモリ
に格納される映像信号の書込用に用いる原すンプリング
ククツクよりも周波数の高い高速クロックを用いて、映
像信号の読み出しを行い、これら映像信号によって直線
内挿を行うことにしたので、コサイン特性におけるゼロ
クロス点を高周波数側にシフトさせ、出力周波数特性を
簡単に向上させることができる。

【図面の簡単な説明】

第１図および第２図は本発明の一実施例を説明するため
のもので、このうち第１図はディジタル信号の内挿回路
のブロック図、第２図はこの回路を用いた周波数特性を
示す特性図、第３図は従来使用されたディジタル信号の
内挿回路のブロック図、第４図はこの回路のフレームメ
モリに入力される映像信号の内容の一例を示す説明図、
第５図はフレームメモリから出力される映像信号の内容
の一例を示す説明図、第６図は従来の回路を用いた周波
数特性を示す特性図である。 １０・・・・・・映像信号、１３・・・・・・基準信号
、１４・・・・・・ＰＬＬ回路、 １６・・・・・・１／２てい倍器、 １８・・・・・・Ａ／Ｄ変換器、 １９・・・・・・高速フレームメモリ、２４・・・・・
・読出アドレス発生器、２５・・・・・・高速内挿回路
、 ３７・・・・・・Ｄ／Ａ変換器、 ３８・・・・・・アナログ画像信号。 お２図 お４図 罵５圓 お６図

Claims (1)

1. 【特許請求の範囲】 映像入力信号をサンプリングするための原サンプリング
   クロックを発生させる原サンプリングクロック発生手段
   と、 この原サンプリングクロックでサンプリングされた映像
   入力信号を格納するフレームメモリと、前記原サンプリ
   ングクロックよりも周波数の高い高速クロックを発生さ
   せる高速クロック発生手段と、 この高速クロックを用いて前記フレームメモリから内挿
   に用いる複数点の映像信号を同時に読み出す映像信号読
   出手段と、 これら複数点の映像信号を用いて直線内挿を行い所望の
   点の映像信号を演算する内挿演算手段と、この内挿演算
   手段の演算後の映像信号を前記原サンプリングクロック
   でサンプリングし、映像出力信号とするサンプリング手
   段 とを具備することを特徴とするディジタル信号の内挿回
   路。