JPH02260942A - デジタル交換機 - Google Patents

デジタル交換機

Info

Publication number
JPH02260942A
JPH02260942A JP1082404A JP8240489A JPH02260942A JP H02260942 A JPH02260942 A JP H02260942A JP 1082404 A JP1082404 A JP 1082404A JP 8240489 A JP8240489 A JP 8240489A JP H02260942 A JPH02260942 A JP H02260942A
Authority
JP
Japan
Prior art keywords
data
time slot
address
exchange
terminal device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1082404A
Other languages
English (en)
Inventor
Akira Saito
晃 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1082404A priority Critical patent/JPH02260942A/ja
Publication of JPH02260942A publication Critical patent/JPH02260942A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exchange Systems With Centralized Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、たとえば電話機などの複数の端末装置が接続
される電話交換機などに好適に′A施されるデジタル交
換機に関する。
従来の技術 第8図は、従来のデジタル交I負atと端末装置T1〜
Tnとの接続関係を示す図であり、第520はデジタル
交換機1内のタイムスーイプチ回路2の構成を示す回路
図である。デジタル交換機1には、ライン11を介して
複数の端末装置T1〜T rrが接続される。デジタル
交換機1は、第3図〈2)に示すように、一定時間、た
とえば125μsecのフレームと称される期間を、デ
ータの交換を行うべき端末装置Rnで分割し、タイ14
スロツトと称される分割された期間ごとに、各端末装置
T1〜Tnを順次指定して、データの送受1Mを行う。
データの送受信は、125μsecに1回、すなわち1
秒間に5ooo回、8ビット単位で行われるので、デー
タ伝送量は64 k b i t / s e cであ
る。端末装置T1〜Tnには、同期信号がうイン12を
介して与えられ、後述するカウンタ5からのアドレスデ
ータがライン13を介して与えられる。これらの同期信
号およびアドレスデータに基づいて、タイムスロット毎
に端末装置T1〜Tnが順次指定され、指定された端末
装置だけがデジタル交J!!11とのデータの送受信を
行う。
タイムスイッチ回路2は、タイムスロットメモリ3、切
換スイッチ4,6、カウンタ5、コネクションメモリ7
および制御部8を含んで構成される。端末装置T1〜T
 rrとのデータの送受信は、タイムスロツ■・メモリ
3を介して行われる。データが入力されるときは、カウ
ンタ5の計数値がタイムスロットメモリ3に書込みアド
レスデータとして与えられる。カウンタ5の計数値はタ
イムスロット毎に1からrlまで1ずつ増加するので、
タイムスロットメモリ3においては、アドレス#1〜#
r烏が順次的に指定され、これらのアドレスが付与され
る記憶領域に端末装rltTl〜Tnのデータが順次的
に記憶される。
データを出力するときには、切換スイッチ4を切ifA
 Lることで、コネクションメモ1ノアのデータがタイ
ムスロットメモリゴに読出しアドレスデータとして与え
られる。コネクションメモリ7!ま$11陣部8から与
えられ出力アドレスデータを記憶する。カウンタ5の計
数値は、切換スイ・ノチ6を介してコネクションメモリ
7に与えられる。二hLこよってコネクションメモリ7
においては、アドレス#1〜#nが順次的に指定され、
これらの71;レスが付与されている記憶領域に記憶さ
れて1箋る読出しアドレスデータが順次的にタイl、ス
ロ・7 )−メモリ3に与えられる。タイムスロットメ
モリ3は、コネクションメモリ7によって指定されたア
ドレスに記憶されているデータをライン11を介して各
端末装置に与える。
第3図<2>を参照して具体的に説明すると、タイムス
ロットt1において、まず端末装置T1からのデータが
タイムスロットメモリ3に与えられる。このときカウン
タ5の出力は「1」であり、カウンタ5の出力をタイム
スロットメモリ3に与えることによって端末装置WT1
のデ゛−夕は、タイムスロットメモリ3のアドレス#1
の記憶領域に記憶される0次に、切換スイッチ4.6を
切換えることによって、カウンタ5の出力は切換スイッ
チ6を介してコネクションメモリ7に与えらtしる。
これによってコネクションメモリ7は、アドレス#1の
記憶領域に記憶しているデータ、たとえ4f「2」をタ
イムスロットメモリ3に与える。・これによってタイム
スロットメモリ3は、アドレス#2に記憶しているデー
タを端末装置T1に与える。
このようにしてデジタル交換機1と端末装WTIとのデ
ータの送受信は行われる。
発明が解決しようとする課題 上述のデジタル交換fitの基準データ伝送量は64 
k b i t / s e cであるが、データ伝送
量が基準データ伝送量よりも小さい端末装置の場合でも
、該端末装置は1つのタイムスロットに割り当てられて
デジタル交換機1とのデータの送受信が行われている。
このため、データ伝送量がたとえば32 k b i 
t / s e cの端末装置の場合、1つのタイムス
ロットにおけるデータの送受信は4ビット単位となり、
デジタル交換機1のデータ交換の効率が低くなるという
問題がある。
本発明の目的は、上記問題点を解決し、データ交換の効
率が向上されるデジタル交換機を提供することである。
課題を解決するための手段 本発明は、複数の端末装置が接続され、端末装置を周期
的に順次指定して予め定められるデータ容量毎にデータ
の送受信を行うデジタル交換機において、 前記周期とデータ容量とで定められる基準データ伝送量
と、端末装置のデータ伝送量との偏差に対応して定めら
れる周波数に対応する機関毎に、該機関内の周期を識別
する識別データを周期的に出力する識別データ出力手段
と、 予め定められるa類のアドレスデータを周期毎に繰り返
し出力するアドレスデータ出力手段とを含み、 基準データ伝送量未溝のデータ伝送量の端末装置に対し
ては、前記識別データとアドレスデータとによって機関
毎に端末装置を指定するようにしたことを特徴とするデ
ジタル交換機である。
作  用 本発明に従えば、複数の端末装置が接続され。
端末装置を周期的に順次指定して予め定められるデータ
容量毎にデータの送受信を行うデジタル交換機において
、データ伝送量が基準データ伝送量である端末装置は、
アドレスデータ出力手段から周期毎に出力される予め定
められる種類のアドレスデータによって指定され、デー
タの送受信は周期毎に行われる。
データ伝送量が基準データ伝送量未満の端末装置は、基
準データ伝送量と端末装置のデータ伝送量との偏差によ
って定められる周波数に対応する機関毎にデータの送受
信が行われる。つまり識別データ出力手段からの識別デ
ータによって前記機関内の特定の周期が指定され、その
周期内においてアドレスデータ出力手段からのアドレス
データによって端末装置が指定され、データの送受信が
行われる。したがって、前記偏差が同一となる端末装置
を前記機関内の他の周期において指定して、データの送
受信を行うことができる。これによってデジタル文IA
機のデータ交換の効率が向上される。
実施例 第1図は本発明の第1実施例であるデジタル交換機11
のタイムスイッチ回路12の構成を示す回路図であり、
第2I2Iはデジタル交1c1機11と端末装置との接
続関係を示す図であり、第312および第4図はデジタ
ル交換8111におけるデータ交換の基本勤fヤを説明
するための図である。デジタル文10機11には、ライ
ン15を介して複数の端末装置が接続される。デジタル
交換機11は、第311Z(2)に示すように、一定時
間、たとえば125μsecのフレームと称される期間
を、データ交換を行うべき端末装置の数nで分割し、タ
イムスロットと称される分割された機関毎に端末装置を
順次指定して、データ交換を行う。
データ交換は、125μsecに1回、すなわち1秒問
に8000回、8ビット単位で行われるので、基準デー
タ伝送量は64kbit/secである。端末装置には
、マルチフレームカウンタ13の出力と、同期信号と、
タイムスロットカウンタ20からのアドレスデータとが
、それぞれラインl 6.17.18を介して与えられ
る。
デジタル交換機11は、タイムスイッチ回路12と、識
別データ出力手段であるマルチフレームカウンタ13と
を含んで構成され、タイムスイッチ回路12は、タイム
スロットメモリ14.切fAスイッチ15,16.コネ
クションメモリ17、制御部18、演算回路19、およ
びアドレスデータ出力手段であるタイムスロットカウン
タ2oとを含んで構成される。
デジタル交jAfillと端末装置とのデータ交t^は
、ランダムアクセスメモリ(RAM)などで実現される
タイムスロットメモリ14を用いて実現することができ
るが、そのためにはタイムスロットメモリ14にデータ
を書込むためのアドレスおよびタイムスロットメモリ1
4からデータを読出すためのアドレスを各タイムスロッ
t−t i〜tnに同期してM Illする必要がある
。データの書込み時のアドレスはタイムスロットt1〜
t rIに同期して、1から順番にnまで与えればよい
ため、タイムスロット毎に1だけ増加するタイムスロッ
トカウンタ20を用いることによって書込み時のアドレ
ス1tl11陣が簡単に実現できる。
一方、読出し時のアドレスの順番は、タイムスロットt
1〜t rrのR番と一切相関がなく、規則性がないた
め、タイ11スロツトt1・〜tnに応シた読出しアド
レスの対応表を持つ必要がある。データ交換は任意の端
末装置に対して、データ交換可能とする必要があること
から、この対応J2にはランダムアクセスメモリ(RA
M)などで実現されるコネクシジンメモリ17が用いら
れ、読出しアドレスを任意に設定できるようにする。
コネクシジンメモリ17には、タイムスロットt1〜t
nに対応したアドレス、すなわちアドレス#1〜#nに
、それぞれタイムスロットし1〜tnでタイムスロット
メモリ14からデータを読出すべきアドレスが書込まれ
る。第4121に示すように、タイムスロットt1の読
出し時にコネクションメモリ17のアドレス#1からタ
イムスロットメモリの読出しアドレスデータ「2」が読
出され、このアドレスデータ「2」によってタイムスロ
ットメモリ14のアドレス#2からデータDBが読出さ
れる。また、次のタイムスロッ)−t 2の読出し時に
は、コネクションメモリ17のアドレス#2からタイム
スロットメモリ14の読出しアドレスデータ「1」が読
出され、このアドレスデータ「1」によってタイムスロ
ットメモリ14のアドレス#1からデータDAが読出さ
れる。以下、順次タイムスロットtnまで同様にijl
 tIされ、その後再び次の周期のタイムスロットt1
からの制御を繰り返す。
一方、コネクションメモリ17のアドレス制御は、タイ
ムスロットt1〜tnに同期してアドレス#1〜#nに
割り当てることができることから、タイムスロットメモ
リ14の書込みアドレスの制(ヰを行うためのタイムス
ロットカウンタ2oを共用することができ、タイムスロ
ットメモリ14の書込み1t11制御と同様にして実現
できる。また、コネクションメモリ17へのタイムスロ
ットメモリ14の読出しアドレスの書込みは、制御部1
8によって行われる。
このようにデジタル交換機11は、1フレ一ム周期でタ
イムスロット毎に端末装置を指定してデータ交換を行う
ことができる。ここで、端末装置A、Bのデータ伝送量
が基準データ伝送量の1/2、すなわち32kbit/
secである場合を想定する。このような端末袋mA、
Bは、1フレ一ム局期でタイムスロット毎にたとえば端
末装置Aを指定しても、1タイムスロツトにおけるデー
タ交換は、4ビット単位となってしまう。
1フレームおきにたとえば端末袋fiAを指定すれば、
データ交換を8ビット単位で行うことはできるが、この
場合は1フレームおきに使用されないタイムスロットが
存在することになる。つまり第311<2)に示すよう
に、フレームFl、F3のタイムスロットt3において
は、端末袋ZAのデータ交換は行われるが、フレームF
2.F4のタイムスロットt3は使用されないことにな
る。
そこで、このフレームF2.F、4のタイムスロッ)+
3において、端末装置Bを指定してデータ交換を行うよ
うにすれば、デジタル交換機11を有効に使用すること
ができる。このようなデータ交換方式は、r2マルチフ
レーム方弐ノと称される。
このような2マルチフレ一ム方式を実現するために端末
袋ZA、nには、タイムスロットを指定するためにタイ
ムスロットカウンタ20から与えられるアドレスデータ
に加えて、マルチフレームカウンタ13からの出力であ
る周期250μsecの信号SLが与えられる。これに
よって信号Slがローレベル、すなわち「0」、アドレ
スデータがr3」のとき、つまりフレームF1.F3の
タイムスロットt3において、端末袋HAはデータの送
受信を行う、また2信号S1がハイレベル、すなわち「
Iノ、アドレスデータが「3」のとき、つまりフレーム
F2.F4のタイムスロットt3において、端末袋RB
はデータの送受信を行う。
また、タイムスイッチ回路12においては、タイムスロ
ットカウンタ20からのたとえば8ビツトのデータと、
マルチフレームカウンタ13からのたとえば2ビツトの
データとが演算回路19によって演算されて10ビット
単位のアドレスデータとなり、タイムスロットメモリ1
4およびコネクションメモリ17にそれぞれ与えられる
。これによってタイムスロットt3において指定される
アドレスは、マルチフレームカウンタ13の出力に応じ
て異なるアドレスとなり、端末袋WA、 +3のデータ
交換を独立して行うことができる。また、データ伝送量
が基準データ伝送量の1/rn(m=3.4.・・・)
の端末装置に関しても同様に実施することができる。
以上のように本実施例によれば、データ伝送量が基準デ
ータ伝送量より少ない端末装置のデータ交換を行う場き
でも有効にデジタル交換機11を使用することができ、
またデータ伝送量の異なる端末装置を混在させてデータ
交換を行うことができ、デジタル交換機11のデータ交
換の効率が向上する。
第5図は本発明の第2実施例を説明するためのブロック
図であり、第611Jはその動作を説明するタイミング
チャートである1本実施例は、前述の第1実施例と類似
しているので、同一の構成には同一の参照符号を(−f
す1本実施例においては、データ伝送量が基準データ伝
送量の1/4、すなわち16 k b i t / s
 e cである端末装置A、B。
C,Dのデータ交換を行う、いわゆる4マルチフレ一ム
方式が実現されている。
端末装置A、B、C,Dには、周期250μsecの信
号S1と、周期500μsecの信号S2とが与えられ
る。これらの信号SL、S2によって、マルチフレーム
情報として4つの状態を表すことができる。したがって
、第6[2Iを参照して、信号31.S2がともにロー
レベルであるフレームF1では端末装置Aのデータ交換
が行われ、信号S1がハイレベル、信号S2がローレベ
ルであるフレームF2では端末装置Bのデータ交換が行
われる。また、信号S1がローレベル、信号S2がハイ
レベルであるフレームF3では、端末装置Cのデータ交
換が行われ、信号SL、S2がともにハイレベルである
フレニムF4では端末装rIIDのデータ交換が行われ
る6本実施例においても前述の第1実施例と同様の効果
がある。
第7I2Iは本発明の第3実施例を説明するためのブロ
ック図である0本実施例は、前述の第1′A施例と類似
しているので、同一の構成には同一の参照符号を付す0
本実施例においては、2マルチフレ一ム方式が実現され
ている1本実施例の特徴は、4別データ出力手段として
マルチフレームパルス発生回路21と使用したことであ
る。
マルチフレームパルス発生回路21は、本実施例におい
ては2フレームに相当する期間250μsec毎に信号
を発生し、ライン110を介して端末装置A、Bに前記
信号を与える。該信号が端末装置A、Bのカウンタデコ
ーダ22.23のリセット信号となる。端末装装置の数
がrlである場6、カウンタデコーダ22.23は、タ
イムスロット毎に1ずつ1から2 nまで計数する。こ
こで、端末装置Aはカウンタデコーダ22の計数値が「
3」となったときにデータの送受信を行い、端末装置B
はカウンタデコーダ23の計数値がrn+3」となった
ときにデータの送受信を行うようにすれば、端末装fi
A、Bは1フレーノーおきに同一のタイムスロットでデ
ータ交換が行われる。このようにして2マルチフレ一ム
方式のデータ交換を実現することもできる0本実施例に
おいても前述の第1実施例と同様の効果がある。
発明の効果 以上のように本発明によれば、基準データ伝送1未満の
データ伝送量の端末装置とのデータの送受信を行う際の
無駄をなくし、データ交換の効率を上げることができる
。またデータ伝送量の異なる端末装置を混在させること
ができ、デジタル交換機の使用範囲が拡大される。
【図面の簡単な説明】
第112Iは本発明の第1実施例であるデジタル交換機
11のタイムスイッチ回路12の構成を示す回路図、第
2図はデジタル文fA機11と端末装置との接続関係を
示す図、第3[21はデジタル交換機11の動作を説明
するためのタイミングチャート、第411Jはデジタル
交換機11のデータ交換の基本原理を説明するための図
、第5図は本発明の第2実施例のブロック図、第6図は
第2実施例の動作を説明するためのタイミングチャート
、第7111は本発明の第3実施例のブロック図、第8
12Iは従来のデジタル交IA機1と端末装置との接続
間1.vIを示す図、第9121は従来のデジタル交換
機1の構成を示すブロック図である。 11・・・デジタル交IA 1ffi、12・・・タイ
ムスイッチ回路、13・・・マルチフレームカウンタ、
14・・・タイムスロットメモリ、15.16・・・切
換スイッチ、17・・・コネクションメモリ、18・・
・制御部、19・・・演算回路、20・・・タイムスロ
ットカウンタ、21・・・マルチフレームパルス発生回
路、22.23・・・カウンタデコーダ 代理人  弁理士 四敦 圭一部 第 図 第 図

Claims (1)

  1. 【特許請求の範囲】 複数の端末装置が接続され、端末装置を周期的に順次指
    定して予め定められるデータ容量毎にデータの送受信を
    行うデジタル交換機において、前記周期とデータ容量と
    で定められる基準データ伝送量と、端末装置のデータ伝
    送量との偏差に対応して定められる周波数に対応する機
    関毎に、該機関内の周期を識別する識別データを周期的
    に出力する識別データ出力手段と、 予め定められる種類のアドレスデータを周期毎に繰り返
    し出力するアドレスデータ出力手段とを含み、 基準データ伝送量未満のデータ伝送量の端末装置に対し
    ては、前記識別データとアドレスデータとによって機関
    毎に端末装置を指定するようにしたことを特徴とするデ
    ジタル交換機。
JP1082404A 1989-03-31 1989-03-31 デジタル交換機 Pending JPH02260942A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1082404A JPH02260942A (ja) 1989-03-31 1989-03-31 デジタル交換機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1082404A JPH02260942A (ja) 1989-03-31 1989-03-31 デジタル交換機

Publications (1)

Publication Number Publication Date
JPH02260942A true JPH02260942A (ja) 1990-10-23

Family

ID=13773657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1082404A Pending JPH02260942A (ja) 1989-03-31 1989-03-31 デジタル交換機

Country Status (1)

Country Link
JP (1) JPH02260942A (ja)

Similar Documents

Publication Publication Date Title
US3997727A (en) Time division multiplexed digital switching apparatus
JPS59135951A (ja) デイジタル情報の伝送方法及び装置
JPS596555B2 (ja) 多速度デ−タのための時分割交換方式
KR850007723A (ko) 전기통신 회의를 할 수 있는 교환시스템
JP2889027B2 (ja) 時分割スイッチ及びかかるスイッチを構成する接続モジュール
JPS6018095A (ja) 分岐・插入回路
JPH02260942A (ja) デジタル交換機
JPH0618373B2 (ja) データ伝送方法及び装置
JP3188287B2 (ja) サービストーン発生方式
SU1510009A1 (ru) Устройство дл формировани адресов буферной пам ти
KR100246454B1 (ko) 비 채널 선택 회로
JPS62160896A (ja) デジタルトランク回路
JPS59207762A (ja) 情報伝送装置
JPH0417597B2 (ja)
SU1663785A1 (ru) Устройство коммутации дискретных каналов с временным разделением
JPS5977793A (ja) 時分割スイツチ
JP2778736B2 (ja) 回線設定回路
JP2621602B2 (ja) Isdn用宅内装置
JPS6065640A (ja) 交換装置
JPH0630513B2 (ja) デ−タ伝送バツフア回路
JPS59189794A (ja) 数字送出処理方式
JPH0744522B2 (ja) 位相同期回路
JPH0356518B2 (ja)
JPH02196540A (ja) ループ式通信システム
JPH04339443A (ja) 回線交換方式