JPH02261265A - 映像信号処理回路 - Google Patents

映像信号処理回路

Info

Publication number
JPH02261265A
JPH02261265A JP1083596A JP8359689A JPH02261265A JP H02261265 A JPH02261265 A JP H02261265A JP 1083596 A JP1083596 A JP 1083596A JP 8359689 A JP8359689 A JP 8359689A JP H02261265 A JPH02261265 A JP H02261265A
Authority
JP
Japan
Prior art keywords
signal
tbc
clamp
video signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1083596A
Other languages
English (en)
Inventor
Akira Konno
晃 金野
Toshinori Otaka
尾高 敏則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1083596A priority Critical patent/JPH02261265A/ja
Publication of JPH02261265A publication Critical patent/JPH02261265A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的コ (産業上の利用分野) 本発明はビデオディスクプレーヤやVTR(ビデオテー
プレコーダ)に用いられる映像信号処理回路に係り、特
に再生された映像信号のDC分を再生するためのクラン
プ回路に関する。
(従来の技術) ビデオディスクプレーヤやVTRにおいては、ディスク
の回転むら、テープの走行むら等により、再生される映
像信号の時間軸が変動する。また、ビデオディスクプレ
ーヤやVTRでは、伝送効率を考えて映像信号をDC(
直流)分を除去して記録していることがらため、再生さ
れる映像信号のDCレベルが変動する。このため再生さ
れた映像信号に対して、時間軸補正と、DC分を再生す
るためのクランプを施す必要がある。
時間軸補正回路(TBC)は時間軸補正精度を上げるた
めに、ディジタル方式が一般に用いられる。ディジタル
TBCは、入力映像信号をA/D変換器によりディジタ
ル信号に変換した後、入力映像信号の時間軸変動に追従
して周期が変化するクロックによりディジタルメモリに
書込み、それを一定周期の基準クロックにより読出し、
D/A変換器によりアナログ信号に戻して出力するとい
う構成となっている。
このようなディジタルTBCにDCレベルの変動を伴っ
た映像信号を入力した場合、A/D変換器ではそのDC
レベル変動を考慮して映像信号の振幅より変換レンジを
広くとらなければならず、ダイナミックレンジが不足し
てしまう。この問題点はTBCの前段にクランプ回路を
設け、DCレベル変動のない映像信号をTBCに入力す
ることで解決できる。
第7図は従来のクランプ回路を示したもので、人力映像
信号を比較器31で基準電圧発生回路32からの基準電
圧と比較して差信号を求め、この比較器31の出力信号
を補正信号発生回路33に導いて、クランプパルス発生
回路34からのクランプパルスでクランプすることによ
り補正信号を生成し、この補正信号を加算器35で入力
映像信号と加算して、DCレベル変動を除去した出力映
像信号を得ている。
この従来のクランプ回路によれば、入力映像信号が映像
信号レベルと同期信号レベルが異なるレベル領域に存在
する負極同期方式の場合は、クランプパルス発生回路3
4においてコンパレータのスレッショルドレベルを適切
に選ぶことにより、時間軸の変動している映像信号から
も容易に同期信号を検出でき、クランプパルスが得られ
る。従って、TBCの前段でも正しくクランプ動作を行
なうことができる。
負極同期方式は映像信号の負側に同期信号が飛び出して
いるため、映像信号の振幅が十分にとれず、映像S/N
が低下するという問題がある。そこで、最近では同期部
分まで映像信号にした正極同期方式が採用されるように
なっている。
正極同期方式の場合、負極同期方式の場合のようにコン
パレータによって簡単に同期信号を検出することはでき
ず、入力映像信号中のフレームパルスをその形状を利用
して検出し、このフレームパルスの期間にPLL (位
相同期ループ)を用いて人力映像信号を引き込むことに
より、同期信号を得る方法がとられる。このPLLは高
い精度が必要なため、引き込み範囲は狭くなる。このた
めビデオディスクからの再生信号のように時間軸変動の
特に大きな映゛像信碍は、PLLの引き込み範囲に入ら
ない。従って、PLLが正しく動作しないので同期信号
が得られず、クランプパルスも発生できないので、クラ
ンプ動作ができなくなる。
また、時間軸変動のないTBCの出力から同期信号を検
出し、それに基づいてクランプパルスを作り、TBCの
前段でクランプを行なう方法も考えられる。TBCにお
いてはディジタルメモリでの書込みタイミングと読出し
タイミングの時間差、すなわち遅延があり、この遅延量
が一定しない。
このため上記のようにTBCの出力から同期信号を検出
してクランプパルスを得るようにすると、クランプパル
スとTBCの前段での実際のクランプ期間とのタイミン
グがずれることになり、正確なりランプ動作ができない
。例えばクランプパルスを垂直同期信号から作るものと
すると、クランプ期間は垂直同期信号よりTBCの遅延
時間分だけ後になってしまう。
(発明が解決しようとする課題) 上述したように、ビデオディスク等からの再生信号のよ
うな時間軸変動とDCレベルの変動を伴う映像信号をデ
ィジタルTBCで処理する場合、TBC内のA/D変換
器のダイナミックレンジ不足を避けるため、TBCの前
段にクランプ回路を設けることが望ましい。
しかし、映像信号が正極同期方式の場合、時間軸変動を
伴う映像信号から同期信号に同期したクランプパルスを
作ることが難しい。また、時間軸変動の除去されたTB
Cの出力からクランプパルスを得るようにすると、TB
Cの遅延量が一定でないためにクランプパルスとTBC
の前段でのりランプ期間とのタイミングずれが生じ、正
しいクランプ動作ができないという問題があった。
本発明は上記の問題を解決するためになされたもので、
正極同期方式の映像信号に対してもクランプができるよ
うに、TBCの後段の映像信号からクラン・ブバルスを
作り、TBCの前段で正しくクランプ動作を行なうこと
を可能とした映像信号処理回路を提供することを目的と
する。
[発明の構成] (課題を解決するための手段) 本発明に係る映像信号処理回路は、時間軸補正回路と、
この時間軸補正回路の後段で発生されたクランプパルス
の期間中に時間軸補正回路の出力と基準信号とを比較し
て補正信号を得る補正手段と、この補正信号を時間軸補
正回路の入力信号に加算する加算手段とによりフィード
バックループを構成して、クランプ動作を行なうように
したものである。
補正手段は例えば時間軸補正回路の出力と基準信号とを
比較してその差信号を得る比較手段と、二〇差信号をク
ランプパルスの期間中積算する積算手段とにより構成さ
れる。
積算手段は好ましくは例えばその出力信号と比較手段の
出力信号とを加算する加算器と、この加算器の出力信号
をクランプパルスによりサンプリングして次のクランプ
パルス到来時点までホールドする第1のサンプルホール
ド回路、及び第1のサンプルホールド回路の出力信号を
クランプパルスの反転パルスによりサンプリングして次
の反転パルス到来時点までホールドする第2のサンプル
ホールド回路によって構成される。
(作 用) 本発明においては、時間軸補正回路(TBC)の後段で
クランプパルスが得られ、且つクランプ期間が設定され
る。TBC以後は遅延が生じないため、クランプパルス
とクランプ期間のタイミングのずれはない。
そして、補正手段により例えばTBCの出力におけるク
ランプレベルと基準信号との差信号の生成及びその積算
により補正信号が作られ、その補正信号がTBCの前段
に加算手段を介してフィードバックされる。この動作に
よりTBCの出力におけるクランプレベルは基準信号レ
ベルと等しくなり、正しくクランプ行なわれる。
クランプ間隔がTBCの遅延時間より長い場合、TBC
の前段でのクランプ期間は前回のクランプ期間で得られ
た補正信号により補正されるが、絵柄部分では画像信号
はフィールド間で相関を持つことから、クランプレベル
は前回のクランプ期間におけるクランプレベルとほぼ同
じになる。このためTBCの前段においても、映像信号
は基準信号レベルと同じレベルにクランプされる。
従って、正極同期方式の映像信号が入力された場合でも
、TBCの前段でクランプが正しく行なわれる。
(実施例) 以下、図面を参照して本発明の詳細な説明する。
第1図は本発明の第1の実施例に係る映像信号処理回路
の構成を示すブロック図であり、ビデオディスクプレー
ヤに適用した例を示している。
ビデオディスク1は例えば光学式ディスクであり、映像
信号がビット列の形で記録されている。
再生時は、回転しているビデオディスク1からレーザピ
ックアップ2によりビット列が読取られ、復調器3によ
り映像信号が得られる。この映像信号は、ビデオディス
ク1の回転むら等に起因する時間軸変動と、DCレベル
の変動を伴っている。
復調器2から出力される映像信号は、クランプ回路4の
入力端子5に供給される。クランプ回路4は加算器6、
TBC(時間軸補正回路)7、クランプパルス発生回路
8、比較器9、基準電圧発生回路10、加算器11及び
補正信号発生回路12により構成され、出力端子13か
ら時間軸変動が除去され、かつDCレベルが一定化され
た映像信号を出力する。基準電圧発生回路10、加算器
11及び補正信号発生回路12は、補正回路20を構成
している。
TBC7は前述したディジタル方式のもので、A/D変
換器とディジタルメモリ及びD/A変tk器を主体とし
て構成される。このTBC7では数H(H:水平走査期
間)程度の遅延を生じる。このTBC7から出力される
映像信号は出力端子13を介して図示しないモニタ5に
供給されるとともに、クランプパルス発生回路8及び比
較器9に入力される。クランプパルス発生回路8は、T
BC7から出力される映像信号のクランプ期間(クラン
プすべき期間、例えば垂直同期信号期間)にクランプパ
ルスを発生する。比較器9はTBC7の出力信号電圧と
基準電圧発生回路10からの基準電圧とを比較し、その
差信号(電圧)を出力する。
比較器9の出力信号は加算器11に入力され、補正信号
発生回路12からの補正信号と加算される。加算器11
の出力信号は、補正信号発生回路12に入力される。加
算器11及び補正信号発生回路12は、比較器9の出力
信号を積算する動作を行なう。すなわち、補正信号発生
回路12はクランプパルス発生回路8からのクランプパ
ルスをサンプルパルスとして受け、その時点での加算器
11の出力信号をサンプリングし、次のクランプパルス
到来までホールドする。TBC7より後段では遅延が生
じないので、補正信号発生回路12は上記の動作により
クランプレベルと基準電圧との差をホールドすることに
なる。
補正信号発生回路12から出力される補正信号は、加算
器6で人力映像信号と加算されてTBC7の前段にフィ
ードバックされる。これにより、入力映像信号は基lf
i電圧発生回路10から出力される基準電圧のレベルに
クランプされる。
TBC7は前述した通り遅延を持つため、補正信号が加
算器6で入力映像信号に加算されるタイミングは、本来
のクランプ期間(例えば垂直同期信号期間)よりTBC
7の遅延時間分だけ後となる。しかし、垂直同期クラン
プのようにTBC7の遅延時間よりクランプ間隔が長い
場合には、次のクランプレベルは補正信号発生回路12
から出力される補正信号により補正される。この補正動
作により、映像信号のうちフィールド間で相関を持って
いる絵柄部分は、はぼ基準電圧のレベルにクランプされ
る。
一方、上記の補正動作により補正され切れなかった誤差
分は、次のようにして除去される。すなわち、上記の補
正動作により補正されたクランプレベルと基準電圧との
差信号が比較器9より出力され、この差信号が補正信号
発生回路12から出力されている補正信号と加算器11
で加算されて補正信号12に入力されることにより積算
される。
こうして積算された信号が補正信号発生回路12から新
しい補正信号として、加算器6を介してTBC7の前段
にフィードバックされ、上記の誤差分が減少するように
動作する。
以下、同様にしてクランプレベルと基準電圧とが等しく
なるように、補正信号がTBC7の前段にフィードバッ
クされる。このような動作によって、時間軸変動を伴な
った映像信号に対しても、TBC7の前段に設けられた
加算器6において基準電圧のレベルに正しくクランプす
ることが可能となる。
第2図は補正信号発生回路12の具体的な構成例を示し
たもので、縦続接続された2個のサンプルホールド回路
21.22を主体として構成される。第3図はクランプ
パルスとサンプルホールド回路21.22の動作を示す
タイミング図である。
サンプルホールド回路21.22は相補的な動作を行な
う。すなわち、第1のサンプルホールド回路21は第3
図(a)に示すクランプパルスがサンプルパルスとして
供給されることにより、第3図(b)に示すようにクラ
ンプパルスが低レベルの時サンプル状態となって加算器
11の出力信号をサンプリングし、クランプパルスが高
レベルの時ホールド状態となって次のクランプパルス到
来までホールドする。この場合、第1サンプルホールド
回路21は加算器11の出力を受け、第2のサンプルホ
ールド回路22の出力信号である補正信号と比較器9の
出力信号との積算値をサンプルすることになる。
第2のサンプルホールド回路22はクランプパルスをイ
ンバータ23で反転させたパルスがサンプルパルスとし
て供給されることにより、第3図(C)に示すように該
反転パルスが低レベルの時(クランプパルスが高レベル
の時)サンプル状態、反転パルスが高レベルの時(クラ
ンプパルスが低レベルの時)ホールド状態となって、次
の反転パルス到来までホールドする。
従って、第1のサンプルホールド回路21がサンプル状
態になると、それまでサンプルホールド回路21がホー
ルドしていた補正信号をm2のサンプルホールド回路2
2がホールドして出力するようになるので、加算器6に
おいて入力映像信号は補正信号発生回路12からの補正
信号により間断なく補正され、次のクランプ期間までそ
の補正状態が保たれる。
次に、本発明の他の実施例を説明する。第4図は本発明
の第2の実施例を示したもので、映像信号がM U S
 E (a+ulNple 5ub−Nyqujst 
samplingencoding)信号の形で記録さ
れた媒体からの再生映像信号の処理回路に適用した例で
ある。
第4図に示すように、TBC7の出力信号はMUSE信
号を復号するためのMUSEデコーダ14に人力される
。MUSEデコーダ14は復号出力(映m/コ号出力)
とは別にAFCゲートと呼ばれる出力を有する。このA
FCゲートは、衛星放送で伝送されたMUSE信号を受
信する際にBSチューナで必要な出力である。AFCゲ
ートの出力はクランプ期間にパルスが発生するようにな
っているため、本実施例では第1図におけるようなりラ
ンプパルス発生回路8を除去し、AFCゲートの出力を
クランプパルスとして使用している。
第5図は本発明の第3の実施例であり、TBC7の出力
側にドロップアウト補正回路15を挿入し、このドロッ
プアウト補正回路15の出力をクランプパルス発生回路
8に入力している。
第6図は本発明の第4の実施例であり、補正回路20に
おける加算器11を比較器9の前に置き、TBC7の出
力と補正信号発生回路12から出力される補正信号とを
加算器11で加算して、比較器9に入力するようにした
ものである。この構成によっても第1図、第4図および
第5図中に示した補正回路と全く等価な動作が得られる
本発明のクランプ回路はフィードバックループを構成し
ているが、このフィードバックループの時定数に比べて
十分少さい遅延を持つ回路要素をループ中に挿入しても
、クランプ回路は安定に動作する。本実施例におけるド
ロップアウト補正回路15の遅延時間はIHもしくは2
H程度であり、フィードバックループの時定数より十分
短いので、クランプ回路の動作に影響はない。同様に、
ループ中に他の回路要素を挿入することも可能である。
また、上述ではビデオディスクプレーヤに本発明を適用
した例を述べたが、本発明はVTRで再生された映像信
号のクランプ回路にも適用することができる。
その他、本発明は要旨を逸脱しない範囲で棚々変形して
実施することが可能である。
[発明の効果コ 本発明によれば、正極同期方式で且つ時間軸変動を伴っ
た映像信号に対して、時間軸補正回路の前段でクランプ
を行なうことが可能となる。
従って、時間軸補正回路に入力される映像信号のDCレ
ベル変動を除去できるので、時間軸補正回路内のA/D
変換器のダイナミックレンジを十分活用することができ
、結果的に画質が向上する。
【図面の簡単な説明】
第1図は本発明の第1の実施例に係る映像信号処理回路
の構成を示す図ブロック図、第2図は同実施例における
補正信号発生回路の具体的な構成例を示す図、第3図は
第2図の補正信号発生回路の動作を示すタイミング図、
第4図は本発明の第2の実施例を示すブロック図、第5
図は本発明の第3の実施例を示すブロック図、第6図は
本発明の第4の実施例に係る補正回路の構成を示すブロ
ック図、第7図は従来のクランプ回路の構成例を示すブ
ロック図である。 1・・・ビデオディスク、2・・・レーザピックアップ
、3・・・復調器、4・・・クランプ回路、6・・・加
算器、7・・・TBC(時間軸補正回路)、8・・・ク
ランプパルス発生回路、9・・・比較器、10・・・基
準電圧発生回路、11・・・加算器、12・・・補正信
号発生回路、14・・・MUSEデコーダ、15・・・
ドロップアウト補正回路、 0・・・補正回路、 21゜ 22・・・第1及 び第2のサンプルホールド回路、 23・・・イ ンバー タ。

Claims (2)

    【特許請求の範囲】
  1. (1)映像信号が入力される時間軸補正回路と、前記時
    間軸補正回路の後段でクランプパルスを得るクランプパ
    ルス発生手段と、 前記クランプパルスの期間中に前記時間軸補正回路の出
    力と基準信号とを比較して補正信号を得る補正手段と、 前記補正手段の出力信号を前記時間軸補正回路の入力側
    で前記映像信号にに加算する加算手段と、を具備するこ
    とを特徴とする映像信号処理回路。
  2. (2)映像信号が入力される時間軸補正回路と、前記時
    間軸補正回路の出力と基準信号とを比較して差信号を得
    る比較手段と、 前記時間軸補正回路の後段でクランプパルスを得るクラ
    ンプパルス発生手段と、 前記クランプパルスの期間中の前記差信号を積算する積
    算手段と、 前記積算手段の出力信号を前記時間軸補正回路の入力側
    で前記映像信号にに加算する加算手段と、を具備するこ
    とを特徴とする映像信号処理回路。
JP1083596A 1989-03-31 1989-03-31 映像信号処理回路 Pending JPH02261265A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1083596A JPH02261265A (ja) 1989-03-31 1989-03-31 映像信号処理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1083596A JPH02261265A (ja) 1989-03-31 1989-03-31 映像信号処理回路

Publications (1)

Publication Number Publication Date
JPH02261265A true JPH02261265A (ja) 1990-10-24

Family

ID=13806874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1083596A Pending JPH02261265A (ja) 1989-03-31 1989-03-31 映像信号処理回路

Country Status (1)

Country Link
JP (1) JPH02261265A (ja)

Similar Documents

Publication Publication Date Title
US20030128451A1 (en) Clock recovery apparatus
JPH056272B2 (ja)
US4713802A (en) Digital signal reproducing circuit
JPS6215946B2 (ja)
JPH02261265A (ja) 映像信号処理回路
WO1986003920A1 (fr) Appareil magnetique d'enregistrement et de reproduction
JPS63234451A (ja) ドロツプアウト検出回路
JP2527471B2 (ja) 再生muse信号処理装置
JP3348308B2 (ja) フレーム同期信号分離回路
KR0148176B1 (ko) 디지탈재생시스템의 데이타처리방법 및 장치
JPS60216627A (ja) デジタルデ−タ生成装置
KR100546636B1 (ko) 디지털 브이씨알의 오류정정 방법 및 장치
JPH0557668B2 (ja)
JPH0568265A (ja) 時間軸誤差補正装置
JPH01316079A (ja) ディスク再生復調装置
JP2000224043A (ja) ディジタル変調回路
JPS63234795A (ja) 時間軸補正装置
JPS63113981A (ja) デジタル信号検出回路
JPH09102172A (ja) 磁気再生装置
JPH03237893A (ja) 再生muse信号処理装置
JPH066745A (ja) 磁気記録再生装置
JPH02217082A (ja) 記録muse信号読取装置
JPH03102987A (ja) 時間軸変動検出方法
JPS62145506A (ja) デイジタル信号記録再生装置
JPH01162490A (ja) マスタクロック発生回路