JPH0226246B2 - - Google Patents
Info
- Publication number
- JPH0226246B2 JPH0226246B2 JP56124594A JP12459481A JPH0226246B2 JP H0226246 B2 JPH0226246 B2 JP H0226246B2 JP 56124594 A JP56124594 A JP 56124594A JP 12459481 A JP12459481 A JP 12459481A JP H0226246 B2 JPH0226246 B2 JP H0226246B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- processing
- execution program
- write
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】
本発明はデータWRITEの同期方式に係わり、
特にプログラムから出力装置（例えばプリンタ）
に出力する場合、実行プログラムは第１回目の出
力装置の処理完了の信号を受けずに次の処理を行
ない、第１回目の出力命令完了以前に、それに続
く第２回目の出力命令が出るまで、第１回目の出
力命令へのWAITを遅延させる方式に関する。
特にプログラムから出力装置（例えばプリンタ）
に出力する場合、実行プログラムは第１回目の出
力装置の処理完了の信号を受けずに次の処理を行
ない、第１回目の出力命令完了以前に、それに続
く第２回目の出力命令が出るまで、第１回目の出
力命令へのWAITを遅延させる方式に関する。
従来、入出力装置に対するwrite方式は、実行
プログラムが入出力装置に対してwrite後、制御
プログラムはこの実行プログラムを直ちに中断さ
せその装置へのwrite命令の完了信号を受け取つ
てから、中断された実行プログラムの再起動処理
を行なつていた。そのためwriteを行なつている
実行プログラムは、該write走行時間中、プログ
ラムの実行が行なえず、スループツトが長いとい
う欠点があつた。
プログラムが入出力装置に対してwrite後、制御
プログラムはこの実行プログラムを直ちに中断さ
せその装置へのwrite命令の完了信号を受け取つ
てから、中断された実行プログラムの再起動処理
を行なつていた。そのためwriteを行なつている
実行プログラムは、該write走行時間中、プログ
ラムの実行が行なえず、スループツトが長いとい
う欠点があつた。
また従来、入出力命令とその入出力命令を出し
た実行プログラムを同時に並行して処理する手法
もあつたが、この時、実行プログラムを待状態す
るのはシステム同期マクロ命令により実行プログ
ラム自身が待ちに入る宣言をする義務があり、制
御方法が繁雑となる欠点があつた。本発明は前記
欠点を解消してスループツトの短い出力方式を提
供することを目的とする。
た実行プログラムを同時に並行して処理する手法
もあつたが、この時、実行プログラムを待状態す
るのはシステム同期マクロ命令により実行プログ
ラム自身が待ちに入る宣言をする義務があり、制
御方法が繁雑となる欠点があつた。本発明は前記
欠点を解消してスループツトの短い出力方式を提
供することを目的とする。
この目的は、実行プログラムからのWRITE命
令により所定のデータを外部装置から出力する制
御プログラムを有し、WRITE命令による外部装
置の出力処理と該WRITE命令を出した実行プロ
グラムの処理を並行して実行させるデータ処理シ
ステムにおけるWRITE同期方式において、
WRITE命令の発行時にフラグをセツトし、この
WRITE命令の終了時に上記フラグをリセツトす
る手段を設け、上記フラグがセツトされている時
にWRITE命令が出された場合は、上記フラグが
リセツトされるまで該実行プログラムの処理を待
機させることにより達成される。
令により所定のデータを外部装置から出力する制
御プログラムを有し、WRITE命令による外部装
置の出力処理と該WRITE命令を出した実行プロ
グラムの処理を並行して実行させるデータ処理シ
ステムにおけるWRITE同期方式において、
WRITE命令の発行時にフラグをセツトし、この
WRITE命令の終了時に上記フラグをリセツトす
る手段を設け、上記フラグがセツトされている時
にWRITE命令が出された場合は、上記フラグが
リセツトされるまで該実行プログラムの処理を待
機させることにより達成される。
以下図面を用いて本発明を詳細に説明する。
第１図は小型計算機における本発明の一実施例
を示す機能ブロツク図である。
を示す機能ブロツク図である。
図において、１０はデータ処理装置、１３は入
出力用ハードウエア（外部装置、例えばプリン
タ）、１１は実行プログラム、１２は入出力制御
部IOX、１４はハード割込受付部、１５は後処理
タスクである。ここでデータ処理装置１０は制御
プログラム（オペレーテイングシステム）のもと
で動作するものであり、IOX１２、割込受付部１
４、および後処理タスク１５は制御プログラム
（オペレーテイングシステム）の構成要素である。
特に本実施例でいうIOX１２は大型計算機の入出
力制御部とチヤネル装置の複合されたものに対応
する機能部である。又割込受付部１４は大型計算
機では入出力制御部に含まれる場合もあり、後処
理タスク１５は、一般にタスク管理プログラムに
含まれている。
出力用ハードウエア（外部装置、例えばプリン
タ）、１１は実行プログラム、１２は入出力制御
部IOX、１４はハード割込受付部、１５は後処理
タスクである。ここでデータ処理装置１０は制御
プログラム（オペレーテイングシステム）のもと
で動作するものであり、IOX１２、割込受付部１
４、および後処理タスク１５は制御プログラム
（オペレーテイングシステム）の構成要素である。
特に本実施例でいうIOX１２は大型計算機の入出
力制御部とチヤネル装置の複合されたものに対応
する機能部である。又割込受付部１４は大型計算
機では入出力制御部に含まれる場合もあり、後処
理タスク１５は、一般にタスク管理プログラムに
含まれている。
第２図及び第３図は本発明の一実施例における
実行プログラムの処理状況等を示すタイムチヤー
トである。第２図において、２１は実行プログラ
ム１１の処理、２２は入出力用ハードウエアの走
行レベルの出力処理である。Ａ，Ｂ，Ｃ，Ｄ，
Ｅ，Ｆは処理の変化点を示す。
実行プログラムの処理状況等を示すタイムチヤー
トである。第２図において、２１は実行プログラ
ム１１の処理、２２は入出力用ハードウエアの走
行レベルの出力処理である。Ａ，Ｂ，Ｃ，Ｄ，
Ｅ，Ｆは処理の変化点を示す。
第３図において、３１はWRITE依頼、３２は
出力処理、３３は完了通知、A′，B′，C′，D′，
E′，F′は処理の変化点を示す。
出力処理、３３は完了通知、A′，B′，C′，D′，
E′，F′は処理の変化点を示す。
まず、第３図により実行プログラム１１が
WRITする場合を説明する。実行プログラム１１
の処理中、例えば出力命令（write）が実行され
ると入出力制御部IOX１２の制御の下に実行プロ
グラム１１の要求に基づいてデータ処理装置１０
は、入出力用ハードウエア１３にwrite指示３１
を出力する。制御プログラムは一般に制御対象と
なる各実行プログラム毎に、この実行プログラム
の状態や属性を保持する制御テーブルを保持して
いる。本実施例では、出力命令を出した実行プロ
グラム１１の制御テーブル中に、入出力装置に第
１回目の出力命令を出力中である状態を保持する
ハード動作中の状態フラグＡを立て、実行プログ
ラム１１へ制御を戻す。前記write処理中に、再
び前記実行プログラム１１が第２回目のwrite命
令を出した場合（C′の時点）、入出力制御部IOX
１２は前記フラグＡがONであるため現実行プロ
グラム１１のタスクをWRITEさせる。この
WRITEは、入出力用ハードウエア１３から第１
回目のWRITE命令に対する完了通知３３がデー
タ処理装置１０へ出力され、ハード割込受付け部
１４が受けとつて解除するまで続けられる。ハー
ドウエア１３の出力処理３２が完了して次の通知
３３がデータ処理装置１０に出力されると該完了
情報はハード割込受付け部１４に渡され、該ハー
ド割込受付け部１４は、入出力制御部IOXを介し
て前記フラグＡのリセツトを行う。これに続いて
入出力制御部IOX１２が中断中の実行プログラム
１１の実行を再開すると、中断された第２の
WRITE命令が入出力制御部IOX１２の制御の下
に直ちに開始されると共に、入出力用ハードウエ
ア実行中のフラグＡを再びオンとして実行プログ
ラムへ戻る。
WRITする場合を説明する。実行プログラム１１
の処理中、例えば出力命令（write）が実行され
ると入出力制御部IOX１２の制御の下に実行プロ
グラム１１の要求に基づいてデータ処理装置１０
は、入出力用ハードウエア１３にwrite指示３１
を出力する。制御プログラムは一般に制御対象と
なる各実行プログラム毎に、この実行プログラム
の状態や属性を保持する制御テーブルを保持して
いる。本実施例では、出力命令を出した実行プロ
グラム１１の制御テーブル中に、入出力装置に第
１回目の出力命令を出力中である状態を保持する
ハード動作中の状態フラグＡを立て、実行プログ
ラム１１へ制御を戻す。前記write処理中に、再
び前記実行プログラム１１が第２回目のwrite命
令を出した場合（C′の時点）、入出力制御部IOX
１２は前記フラグＡがONであるため現実行プロ
グラム１１のタスクをWRITEさせる。この
WRITEは、入出力用ハードウエア１３から第１
回目のWRITE命令に対する完了通知３３がデー
タ処理装置１０へ出力され、ハード割込受付け部
１４が受けとつて解除するまで続けられる。ハー
ドウエア１３の出力処理３２が完了して次の通知
３３がデータ処理装置１０に出力されると該完了
情報はハード割込受付け部１４に渡され、該ハー
ド割込受付け部１４は、入出力制御部IOXを介し
て前記フラグＡのリセツトを行う。これに続いて
入出力制御部IOX１２が中断中の実行プログラム
１１の実行を再開すると、中断された第２の
WRITE命令が入出力制御部IOX１２の制御の下
に直ちに開始されると共に、入出力用ハードウエ
ア実行中のフラグＡを再びオンとして実行プログ
ラムへ戻る。
ハード割込受付部が完了情報を解析し、エラー
の時は、後処理タスク１５を起動する。該後処理
タスク１５は、ハード割込受付け部１４から渡さ
れた前記完了情報を基に、エラー解析し、エラー
であればそれに対する対処（例えば、エラー発生
通知をオペレータに行つたり、ハードリセツト
等）を行ない、実行プログラム１１の実行を中止
するなどの処理をする。
の時は、後処理タスク１５を起動する。該後処理
タスク１５は、ハード割込受付け部１４から渡さ
れた前記完了情報を基に、エラー解析し、エラー
であればそれに対する対処（例えば、エラー発生
通知をオペレータに行つたり、ハードリセツト
等）を行ない、実行プログラム１１の実行を中止
するなどの処理をする。
次に第２図により実行プログラム１１がwait
しない場合を説明する。まず実行プログラム１１
はプログラム走行２１中、Ａ点でwrite命令を発
行すると前述と同様な手段でフラグＡをセツト
し、Ｄ点より出力処理２１を行ないＥ点で処理が
終了するとこのフラグＡをリセツトする。その間
プログラム走行２１は並列して行なわれている。
次にＣ点で、またwrite命令が発行されると既に
前に出した入出力命令がＢ点で終了し、フラグＡ
もリセツトされているためフラグＡは再びセツト
されてＦ点より同様に出力処理が直ちに平行して
行なわれる。
しない場合を説明する。まず実行プログラム１１
はプログラム走行２１中、Ａ点でwrite命令を発
行すると前述と同様な手段でフラグＡをセツト
し、Ｄ点より出力処理２１を行ないＥ点で処理が
終了するとこのフラグＡをリセツトする。その間
プログラム走行２１は並列して行なわれている。
次にＣ点で、またwrite命令が発行されると既に
前に出した入出力命令がＢ点で終了し、フラグＡ
もリセツトされているためフラグＡは再びセツト
されてＦ点より同様に出力処理が直ちに平行して
行なわれる。
本実施例では、writeの命令の発行について述
べたが、READ命令の場合は、読込んだデータ
を処理するため、write命令と同じ方式では出来
ない、READで本方式を行なうためには実行プ
ログラム１１で先読処理を行なうか、又は実行プ
ログラム１１とIOX間に、別タスクを設け、その
別タスク上で動作するプログラムが先読処理を行
う。
べたが、READ命令の場合は、読込んだデータ
を処理するため、write命令と同じ方式では出来
ない、READで本方式を行なうためには実行プ
ログラム１１で先読処理を行なうか、又は実行プ
ログラム１１とIOX間に、別タスクを設け、その
別タスク上で動作するプログラムが先読処理を行
う。
以上説明したように、本発明によれば、多重プ
ログラム処理が可能でないシステムにおいて特に
いちじるしい処理効率の向上が図れるという効果
がある。
ログラム処理が可能でないシステムにおいて特に
いちじるしい処理効率の向上が図れるという効果
がある。
又小型の計算機で特に入出力命令の遅いフロー
ピーデイスクへの繰返しWRITEの場合には、前
のデータの出力時間中に次の出力データに対する
実行プログラム処理が重さなつて終了してしまう
ため、その効果は多大である。
ピーデイスクへの繰返しWRITEの場合には、前
のデータの出力時間中に次の出力データに対する
実行プログラム処理が重さなつて終了してしまう
ため、その効果は多大である。
第１図は本発明の一実施例を示す機能ブロツク
図である。第２図及び第３図は本発明の実施例に
おける実行プログラムの処理状況等を示すタイム
チヤートである。 記号の説明、１０…データ処理装置、１１…実
行プログラム、１２…入出力制御部IOX、１３…
ハードウエア（外部装置、例えばプリンタ）、１
４…ハード割込受付部、１５…後処理タスク、２
１…実行プログラムの処理、２２…出力処理。
図である。第２図及び第３図は本発明の実施例に
おける実行プログラムの処理状況等を示すタイム
チヤートである。 記号の説明、１０…データ処理装置、１１…実
行プログラム、１２…入出力制御部IOX、１３…
ハードウエア（外部装置、例えばプリンタ）、１
４…ハード割込受付部、１５…後処理タスク、２
１…実行プログラムの処理、２２…出力処理。
Claims (1)
- １ 実行プログラムからのWRITE命令により所
定のデータを外部装置から出力する制御プログラ
ムを有し、WRITE命令による外部装置の出力処
理と該WRITE命令を出した実行プログラムの処
理を並行して実行させるデータ処理システムにお
けるWRITE同期方式において、WRITE命令の
発行時にフラグをセツトし、このWRITE命令の
終了時に上記フラグをリセツトする手段を設け、
上記フラグがセツトされている時にWRITE命令
が出された場合は、上記フラグがリセツトされる
まで該実行プログラムの処理を待機させることを
特徴とするWRITE同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56124594A JPS5827226A (ja) | 1981-08-08 | 1981-08-08 | 遅延ｗｒｉｔｅ同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56124594A JPS5827226A (ja) | 1981-08-08 | 1981-08-08 | 遅延ｗｒｉｔｅ同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5827226A JPS5827226A (ja) | 1983-02-17 |
| JPH0226246B2 true JPH0226246B2 (ja) | 1990-06-08 |
Family
ID=14889312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56124594A Granted JPS5827226A (ja) | 1981-08-08 | 1981-08-08 | 遅延ｗｒｉｔｅ同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5827226A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05235154A (ja) * | 1992-02-24 | 1993-09-10 | Mitsubishi Electric Corp | ウエハ把持装置 |
-
1981
- 1981-08-08 JP JP56124594A patent/JPS5827226A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05235154A (ja) * | 1992-02-24 | 1993-09-10 | Mitsubishi Electric Corp | ウエハ把持装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5827226A (ja) | 1983-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0226246B2 (ja) | ||
| JP2970082B2 (ja) | 仮想クラスタ間通信処理装置 | |
| JP2906958B2 (ja) | ユーザプログラムロード方式 | |
| JP2550708B2 (ja) | デバッグ方式 | |
| JP2587451B2 (ja) | 仮想計算機システムにおける入出力制御方式 | |
| JPS6252900B2 (ja) | ||
| JPH0417530B2 (ja) | ||
| JPS6244293B2 (ja) | ||
| JP2524620B2 (ja) | 入出力制御方法 | |
| JPS6239790B2 (ja) | ||
| JPH0566755U (ja) | Ｄｍａ処理装置 | |
| JPS60134943A (ja) | スキヤンアウト方式 | |
| JPS5840216B2 (ja) | テストアンドセツト方式 | |
| JPH0290331A (ja) | 仮想計算機システムのためのプロセツサ間通信命令処理装置 | |
| JPH04302346A (ja) | マルチプロセッサシステム | |
| JPS63170758A (ja) | 主記憶初期書き込み処理方式 | |
| JPH0370816B2 (ja) | ||
| JPH0570866B2 (ja) | ||
| JPS6345626A (ja) | 磁気デイスク制御装置イニシヤライズ回路 | |
| JPH087692B2 (ja) | 仮想計算機システムにおけるタイマ制御方式 | |
| JPH0652482B2 (ja) | シーケンスコントローラ | |
| JPS6159540A (ja) | デイスパツチング処理方式 | |
| JPH04125762A (ja) | コマンド制御方式 | |
| JPH03160547A (ja) | データ処理装置の入出力バッファ制御方法 | |
| JPH0133865B2 (ja) |