JPH0226250B2 - - Google Patents

Info

Publication number
JPH0226250B2
JPH0226250B2 JP59051303A JP5130384A JPH0226250B2 JP H0226250 B2 JPH0226250 B2 JP H0226250B2 JP 59051303 A JP59051303 A JP 59051303A JP 5130384 A JP5130384 A JP 5130384A JP H0226250 B2 JPH0226250 B2 JP H0226250B2
Authority
JP
Japan
Prior art keywords
printer
routine
stack
exception handling
storage stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59051303A
Other languages
English (en)
Other versions
JPS608956A (ja
Inventor
Hamuputon Aren Ueedo
Maikeru Korii Seodoa
Jeemuzu Haaree Patoritsuku
Ansonii Soonton Reimondo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS608956A publication Critical patent/JPS608956A/ja
Publication of JPH0226250B2 publication Critical patent/JPH0226250B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4812Task transfer initiation or dispatching by interrupt, e.g. masked
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802Instruction prefetching
    • G06F9/3804Instruction prefetching for branches, e.g. hedging, branch folding
    • G06F9/3806Instruction prefetching for branches, e.g. hedging, branch folding using address prediction, e.g. return stack, branch history buffer
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/461Saving or restoring of program or task context
    • G06F9/462Saving or restoring of program or task context with multiple register sets

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Memory System (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はデータプロセツサからの命令により機
器を制御するシステムに関する。具体的には、プ
ロセツサの命令を完全に実行することが不可能な
状態が機器に生じたときの例外処理ルーチンドの
要求を効果的に満たすと同時に、プロセツサ主記
憶の記憶スペースを節約できる記憶スタツク切換
システムに関する。
[従来技術] データ処理技術において、特定のデータ処理ル
ーチンに対しては1つの記憶スタツクを割当てて
しまうと好都合なことがある。記憶スタツクとは
主記憶の一部分であつて、事実上、特定のルーチ
ンに対する専用部分である。特定のルーチンに対
してそのような記憶スタツクを割当てることの利
点は、若しも特定のルーチンを一般記憶に記憶さ
せたなら必要とされるよりも早く且つ簡単な態様
で、そのルーチンが記憶情報をアクセス出来るこ
とである。そのような専用の記憶スタツクの主な
欠点は、他の機能のために利用可能なメモリ容量
が少なくなり、従つてすべてのプロセツサ機能を
実行するためにはより大きいプロセツサ・メモリ
が必要とされることである。
[発明が解決しようとする問題点] そのようなスタツクに専用されるメモリの容量
は、可成りのメモリ容量を持つ大型のデータ処理
システムでは重大な問題を生じないが、小型のプ
ロセツサでは大問題である。
最近の10年間に小型プロセツサに対する需要及
び適用例が急速に増加した。小型プロセツサは
種々の機器の制御機能として広く使用されて電子
装置、化学装置又は機械装置を制御している。オ
フイス・システムの分野において小型プロセツサ
は種々のデータ記録装置及び印刷機械を制御する
のに広く使われている。
オフイス・システムの分野では割込みサービ
ス・ルーチンを介してプリンタ及びプリンタ・イ
ンタフエイスのような装置を制御するプロセツサ
を持つことが多い。通常は、プロセツサからの命
令はこの割込みサービス・ルーチンを介してプリ
ンタへ送られ、そのルーチンがプロセツサからの
これらのコマンドに対するプリンタの応答をモニ
タする。割込みサービス・ルーチンは、プロセツ
サからプリンタへのコマンドの流れが例外条件又
はエラー条件の訂正完了まで中断されなければな
らないとき、プリンタからの応答がエラー条件又
は例外条件を表わしているか否かを判定する。プ
ロセツサとプリンタとの間のインタフエイスに可
成りの量の割込みサービス・ルーチンが関与する
ので、そのルーチンはプロセツサからプリンタへ
のコマンド及びプリンタからの応答を素早く送る
ことが出来るようにするためプロセツサ中に比較
的大きな記憶スタツクを必要とする。
オフイス・システムはプロセツサの主記憶使用
量を減らす手法が常に探求されている非常に競争
の激しい分野である。追加メモリが16Kバイト単
位で習慣的に追加されるので、追加メモリを1単
位減らすことができる手法を開発すれば30〜130
ドル程度システムの値段を下げることが出来る。
[問題点を解決するための手段] 上記の問題点はデータ・プロセツサの命令に対
する制御装置からの応答をモニタするための装置
を組合わせて成るスタツク切換によつて解決され
る。応答は例外条件についてモニタされる。第1
記憶スタツクは通常これらのモニタ手段を支援す
るが、第1記憶スタツクよりも少容量の第2記憶
スタツクも設ける。データ処理装置は更に、例外
条件に応答してモニタ手段によつて作動される例
外処理ルーチンを装備する。更に例外処理ルーチ
ンの作動に応答して、例外処理ルーチンを支援す
るように第1記憶スタツクを切換え且つモニタ手
段を支援する状態に第2記憶スタツクを置く装置
が配設される。
本発明の一実施例では、モニタ手段はデータ、
プロセツサの割込みサービス・ルーチンであり、
制御装置はプリンタである。後で詳述されるよう
に正規のプロセツサ制御プリント動作中、割込み
サービス・ルーチンはプリンタに対するプロセツ
サ・コマンドの適用及びこれらのコマンドに対す
るプリンタの応答のモニタに広範に関与する。従
つて割込みサービス・ルーチンは第1記憶スタツ
クが備える程の可成りの容量のメモリ記憶スタツ
クを支援する必要がある。他方、割込みサービ
ス・ルーチンがプリンタにおいて例外条件を感知
し例外処理ルーチンを作動したとき、割込みサー
ビス・ルーチンは最少限度の支援用スタツク容量
しか必要としないが、例外処理ルーチンは大規模
な支援用スタツクを必要とする。上述の切換の結
果として、例外処理ルーチンは可成りの容量を持
つ第1記憶スタツクによつて支援されるのに反し
て割込みサービス・ルーチンはより少ない容量の
第2記憶スタツクに適合した最少限度の記憶容量
しか必要としない。
本発明の別の実例システムは、第1記憶スタツ
クの切換の後も、割込みサービス・ルーチンの支
援状態で予じめ記憶された材料をその第1の記憶
スタツク中に保持するための手段を更に含む。例
外処理ルーチンは例外条件の終了を判定するため
の手段及び第1記憶スタツクを例外条件の終了に
際して割込みサービス・ルーチンを支援した元来
の状態に戻す切換えを行うための手段を含む。
[実施例] 第1図において、プリンタ10はデータ処理シ
ステム11(破線枠内)の制御の下で動作する。
データ処理システム11はプリンタ10へ一連の
命令又はコマンドを出力し、それに応答してプリ
ンタは所望のプリント文書を作るように通常の態
様で動作する。制御用のプロセツサはIBM(登録
商標)パーソナル・コンピユータ又は任意のワー
ドプロセツサなどの小型プロセツサである。デー
タ処理システム11は内部データ・プロセツサ1
2を含み、それがデータ処理システムの種々の論
理動作ばかりかプリンタ・アクセス方法13、割
込みサービス・ルーチン(装置)14、例外処理
ルーチン(装置)15、ユニツト通信ブロツク1
6(後で詳述)のような特定ルーチン(装置)を
制御する。通常のデータ・プロセツサ制御プリン
ト動作では、プリンタ10へのコマンドはプロセ
ツサ12からプリンタ・アクセス方法13を介し
て送る。
プリンタ動作を開始するに当り、プロセツサ1
2は開始コマンドをチヤネル17経由でプリン
タ・アクセス方法13へ送る。これらのコマンド
はチヤネル18を介してプリンタ10へ供給され
る。かくてプリンタが作動されると、戻りチヤネ
ル19を介して割込みサービス・ルーチン14に
「プリンタがセツトアツプされプリント準備が完
了したこと」を報告する。割込みサービス・ルー
チン14はそのときこの情報をチヤネル20経由
でプリンタ・アクセス方法13へ送り、後者がプ
ロセツサ12に知らせる。
この時点で、プロセツサ12からのコマンドが
プリンタ・アクセス方法13及び割込みサービ
ス・ルーチン14を介して、文字ベクトルと呼ば
れるプリント・データ(即ち特定のプリンタ・イ
ンデツクス及び行位置において印字されるべき文
字)をプリンタに送る。プリンタに送る文字ベク
トル・データに対するインタフエイスとして働ら
く割込みサービス・ルーチンのこの主要機能のた
め、割込みサービス・ルーチンはそれが種々のイ
ンデツクス、行位置、タブ情報、及びプリンタ1
0の状態に関する他のデータを覚えておくための
比較的大きい容量の支援用の1次メモリ記憶スタ
ツク21を必要とする。この1次メモリ記憶スタ
ツク21はデータ処理システム11の主記憶メモ
リ中に設けられる。
割込みサービス・ルーチンは記憶スタツク21
を主として「スクラツチ・パツド」として利用す
る。換言すればそのルーチンはプリンタに対する
プロセツサ・コマンドの適用に際して割込みサー
ビス・ルーチンの支援を必要とするインデツクス
及び行位置のような、割込まれたプリントプロセ
ツサにおける種々のレジスタの状態を一時的に記
憶することが可能な、容量且つ迅速にアクセスで
きる記憶領域を必要とする。特定のプリント・ス
テツプが完了したとき、一時的記憶情報はスタツ
クから消去又は空白化される。
割込みサービス・ルーチン14はポインタ・チ
ヤネル22を介して記憶スタツク21をアクセス
する。ポインタ・チヤネル22は情報を入力する
とき及びスタツク21から消去するときスタツク
21を上昇又は下降させるように働く。割込みサ
ービス・ルーチンがコマンドをプリンタ10に与
えた後のプリントルーチン動作中に、プリンタは
チヤネル19を介して割込みサービス・ルーチン
に応答して、プリンタはコマンドを受取り済みで
あること及び次のコマンドの受取り準備ができて
いることを表示する。この時点で割込みサービ
ス・ルーチン14はプリンタ・アクセス方法13
を介してプロセツサ12から次のコマンドを入手
し、それをチヤネル19経由でプリンタ10へ供
給する。
プリンタの動作中に異常又は問題が生じること
がある。それらは種々のハードウエア条件(例え
ばプリンタに紙が無い、プリント活字輪が詰つ
た、インクリボンが無い、キヤリツジが動かなく
なつた)に起因して生じるか又は、命令のソフト
ウエア・エラーによりプリンタが動作不能になる
ことがある。そのような場合には、プリンタは割
込みサービス・ルーチン14に対する例外条件と
して反応し、そこでチヤネル24を介して例外処
理ルーチン15を働らかせる。こうなつたときは
後で詳述するようにデータ処理システム11は例
外処理条件に進み、プロセツサからプリンタへの
コマンドは中断されて、が一連のコマンドをチヤ
ネル25経由でプリンタ10に与える。プリンタ
はチヤネル19を介して割込みサービス・ルーチ
ンに応答し、後者はこれらの応答をチヤネル2
6、ユニツト通信ブロツク16及びチヤネル27
を介して例外処理ルーチン15へ送る。
これらの例外条件の診断中、例外処理ルーチン
はプリンタ10と大規模な通信状態となり、プリ
ント動作に関するハードウエア及びソフトウエア
の潜在する故障に対し大規模な診断を行なう。他
方そのような例外条件中は割込みサービス・ルー
チンの関与が可成り制限される。コマンドはプリ
ンタに送られず、例外処理ルーチンに対するプリ
ンタの応答が進められるだけである。このように
作動されたとき、例外処理ルーチンは診断のため
に必要な種々のプリンタ状態を覚えているため
に、「ストレツチ・パツド」として働らかせるた
め可成り大きい支援記憶スタツクを必要とする。
他方、スタツクを支援するための割込みサービ
ス・ルーチンの関与する程度は可成り限定され
る。従つて作動されたとき、例外処理ルーチンは
第1図に破線矢印で示されたようにスタツクのス
イツチを構成する。即ち例外処理ルーチンは第1
記憶スタツク21を引継いでポインタ・チヤネル
28上にそれを送る。これに反して割込みサービ
ス・ルーチンのポインタ・チヤネル22は大容量
の第1記憶スタツク21から可成り小さい容量を
持つが例外処理中割込みサービス・ルーチン14
の必要記憶量をまかなうのに十分な第2記憶スタ
ツク23へ切換えられる。
例外処理ルーチンが完了すると、動作は元来の
条件に戻されて、割込みサービス・ルーチンは再
びコマンドをプリンタに送り、ポインタ・チヤネ
ル22を介して第1記憶スタツク21へ戻るよう
に切換えられる。
このような一般的なシステム動作の背景下で、
第2図,3図及び4図の流れ図を参照して特定動
作のステツプについて考察しよう。プリント動作
が既に開始されておりそしてプリント・コマンド
の順序がプロセツサ12からプリンタ10へとプ
リンタ・アクセス方法13及び割込みサービス・
ルーチン14を介して送られつつある正常な動作
状態を想定する。すべての装置は第1図に示され
た元来の状態にある。第2図について説明する
と、プリンタ応答がチヤネル19を介して割込み
サービス・ルーチン(装置)14へ送られる(ス
テツプ30)。割込みサービス・ルーチンは例外
処理ルーチン15がアクテイブであるか否かにつ
いて判断を行なう(ステツプ31)。若しも例外
処理ルーチンがアクテイブでないならば、割込み
サービス・ルーチン(ISR)14はプリンタから
の応答が何等かの例外条件を示していないか否か
について判断する(判断ステツプ32)。若しも
例外条件がないならば、ISR14は判断ステツプ
33において、プリンタへの次のコマンドがプリ
ンタ・アクセス方法13で利用可能であるか否か
について判断する。若しも利用可能であるなら
ば、次のこのコマンドをチヤネル19を介してプ
リンタへ送り、且つこのルーチンを再アクテイブ
化するであろう次のプリンタ応答を待機するため
出口へ向う(ステツプ34)。
この手順に関して、若しも例外処理ルーチンが
アクテイブ(イエス)であることが判断ステツプ
31においてなされたならば、その応答で得られ
た状態データは常に例外処理ルーチンへ知らされ
なければならないことに注意する必要がある。こ
れは、データ処理システム11内の内部通信シス
テムの一部であるユニツト通信ブロツク16(第
1図)中にこの状態情報を配置することによつて
なされる(ステツプ35)。そのとき例外処理ル
ーチンはチヤネル27を介してユニツト通信ブロ
ツク16からこの状態情報を得ることが出来る。
このことは第3図の例外処理ルーチンの動作を説
明するとき詳述する。とにかく、若しも第2図の
判断ステツプ32において割込みサービス・ルー
チンが例外条件を示す例外応答をプリンタから受
取つたならば、それは例外処理ルーチン15をア
クテイブにする(ステツプ36)。
ここで、例外処理ルーチンがアクテイブ化され
て動作に入つたとき生じる事柄について述べる
(第3図、ステツプ40)。例外処理ルーチンは
ISRポインタ・チヤネル22を2次記憶スタツク
23へ切換える動作を直ちに開始し(ステツプ4
1)、そして例外処理ルーチン15から1次スタ
ツク21へのチヤネル・ポインタ28(第1図)
をアクテイブにする(ステツプ42)。次にステ
ツプ43において例外処理ルーチンはチヤネル3
7を介してプロセツサ12と通信することにより
プリンタ割込みをオンに転じる。これによりプロ
セツサ12はプリンタ動作を中断する。そこでル
ーチンは第4図の流れ図に示された例外診断に進
む(ステツプ44)。
第4図のステツプ45で先ずプリンタに一連の
予定のハードウエア検査及び配線検査、即ちキヤ
リヤ、印字輪、又は位置づけ機構のようなハード
ウエア素子が正しく機能しているか否かを判定す
るための検査を実行する。これらの状態を判断す
るためになしうる検査は多数あるので、その詳述
はしない。幾つかが例外処理ルーチンの制御の下
で行なわれ、幾つかが例外処理ルーチン制御以外
で行なわれる。何れにしてもこれらの検査の性質
は、機能ルーチンに対する支援スタツクの関係に
主として向けられた本発明とは余り関係がない。
種々のハードウエア検査及び配線検査が完了した
後で、例外条件がこれらのハードウエア手法を介
して訂正されたか否かについての判断がなされる
(判断ステツプ46)。若しも例外条件が訂正され
終えているならば、第3図の例外処理ルーチンの
点Aへ動作が戻る(ステツプ47)。他方若しも
例外条件が訂正されていないならば、例外処理ル
ーチン15(第1図)はチヤネル25を介してプ
リンタ10に対してプリンタ状態の報告を要求す
る(ステツプ47)。次に第4図のステツプ48
において、例外処理ルーチン15(第1図)はユ
ニツト通信ブロツク16からプリンタ状態を入手
する。前述のように例外処理状態中、割込みサー
ビス・ルーチン14はプリンタ10から受取る応
答をユニツト通信ブロツク16に収容して、例外
処理ルーチン15へ送り届けうるようにする。そ
のときそのルーチンは受取つた状態データに対す
る診断を開始する(第4図のステツプ49)。こ
こで再び例外診断は、エラー又は例外条件を判断
するためプリンタ・データに対して行なわれる任
意の普通の診断であつてもよい。若しも例外条件
が訂正され終えたならば(ステツプ50)、動作
は第3図の例外処理ルーチン流れ図の点Aへ戻
る。他方若しも例外条件が訂正され終えておらず
しかも若しも追加の状態データが依然として入手
可能であるならば(ステツプ51)、この状態デ
ータはステツプ47へ与えられる。ステツプ50
を経由するこのステツプ47は追加の状態がもは
や入手出来なくなるまで繰返される。この場合、
プロセツサはオペレータに対して訂正不可能なエ
ラーが残存することを知らせる。とにかく、この
時点で第4図の例外診断における判断がなされ、
例外条件が訂正され(ステツプ46)、そして動
作は第3図の流れ図の点Aへ戻されたものと想定
する。プロセツサ12に対して中断をオフに切換
え且つプリント・コマンドの正規の流れに戻るこ
とを知らせて、例外処理ルーチン15(第1図)
によつて中断がオフに切換えられる(ステツプ5
3)。それに加えて第3図のステツプ54におい
て、例外処理ルーチンはポインタ・チヤネル28
をオフにすることにより第1記憶スタツク21を
解放する。第3図のステツプ55においてISRポ
インタ・チヤネル22は第1図に示された条件に
戻るため第1記憶スタツク21へ戻し切換えさ
れ、第1記憶スタツク21は今や割込みサービ
ス・ルーチン14を支援し、第3図に示された例
外処理ルーチンは前述のルーチンのプリント動作
の再開を可能にするように出口へ進む。そこでプ
ロセツサ12からのコマンドはプリンタ・アクセ
ス方法13及び割込みサービス・ルーチン14を
介してプリンタ10へ送られる。
第5図乃至第9図は第2図乃至第4図の流れ図
で示された動作の種々の段階中の第1記憶スタツ
ク21及び第2記憶スタツク23の状態を示す図
である。第5図はプリント動作の開始時点におけ
る第1記憶スタツク21及び第2記憶スタツク2
3の状態を示す。これはISR14からのポイン
タ・チヤネル22は第1記憶スタツク21へ接続
されしかも第1記憶スタツク21の最初の位置へ
接続されて、第1記憶スタツク21中にはISR1
4を支援するためのデータが無いことを表わして
いる。第6図は一定時間の間正規のプリント動作
が行なわれた後の装置の状態を示す。正規の状態
下では第1記憶スタツク21は依然としてポイン
タ・チヤネル22を介してISR14によりアクセ
スされている。しかもポインタ・チヤネル22は
幾つかの段だけスタツク下方へ移動しており、
ISR14を支援するデータが第1記憶スタツク2
1の上方部分に記憶されていることを示す。この
時点で例外処理ルーチン15は依然としてアクテ
イブではない。第7図は例外処理ルーチン15が
アクテイブになつたときの装置の状態を示す。例
外処理ルーチン15からのポインタ・チヤネル2
8は第1記憶スタツク21に接続されているのに
対して、ISR14からのポインタ・チヤネル22
は第2記憶スタツク23しかもその最初の点に接
続されている。ポインタ・チヤネル28は予じめ
記憶されたISRデータを保存するため、図示のよ
うにスタツクの下方へ少し下げた点に接続されて
いることに注意されたい。
第8図は、例外処理ルーチンがしばらくの間動
作状態になつており、ポインタ・チヤネル28が
第1スタツク21の下方へ移動しており、そして
予じめ記憶されたISRデータの下方のスタツク位
置に例外処理ルーチン・データが記憶されたとき
の段を示す。それに加えてISR14からのポイン
タ・チヤネル22は第2記憶スタツク23中に幾
らかの一時的に記憶されたISRデータがあること
を示すため第2記憶スタツク23の上から幾らか
下げられている。第9図は更に進んだ段階の同じ
装置を示す。例外処理ルーチン15は依然として
動作状態にあり、かくてISR14は依然としてポ
インタ・チヤネル22を介して第2記憶スタツク
23により支援されている。第2記憶スタツク2
3中に一時的に記憶されていた僅かなデータISR
14が消去されると、ポインタ・チヤネル22は
第2記憶スタツク23の最初の入口に戻る。
例外処理ルーチンが完了すると、そのルーチン
は装置を第6図に示す状態に戻す。即ちポイン
タ・チヤネル28が第1記憶スタツク21から除
去され第1記憶スタツク21がポインタ・チヤネ
ル22を介してISR14を支援するように戻され
た状態にする。第1記憶スタツク21に以前記憶
されていたISRデータは、例外処理ルーチン動作
中は例外処理ルーチンを介して保存されており、
スタツクがISR14の支援のため戻されたとき依
然としてスタツク中に存在する。
[発明の効果] 割込みサービス・ルーチンを含む本発明の記憶
スタツク切換方式はプロセツサの主記憶容量の必
要量を著しく減少させる効果があり、取りわけ小
型プロセツサに対する効果が大である。
【図面の簡単な説明】
第1図は本発明を代表する図、第2図は本発明
の動作を示す流れ図、第3図は例外処理ルーチン
に関する動作の流れ図、第4図は診断を含む動作
の流れ図、第5図乃至第9図は種々の動作条件下
の第1スタツク及び第2スタツクの状態を示す概
略図である。 10…プリンタ、11…データ処理システム、
12…プロセツサ、13…プリンタ・アクセス方
法装置、14…割込みサービス・ルーチン、15
…例外処理ルーチン装置、16…ユニツト通信ブ
ロツク、17,18,19,20…チヤネル、2
1…第1記憶スタツク、23…第2記憶スタツ
ク。

Claims (1)

  1. 【特許請求の範囲】 1 プロセツサからの命令によつて制御される装
    置において、例外条件に対する上記装置からの命
    令への応答をモニタするためのモニタ手段と、 相対的に記憶容量が大きく、正常時は上記モニ
    タ手段を支援する第1記憶スタツクと、 上記例外条件に応答して上記モニタ手段によつ
    て作動されたとき、相対的に大きい記憶容量の支
    援を必要とする例外処理ルーチン手段と、 上記例外条件に応答したとき、相対的に小さい
    記憶容量の支援で十分な上記モニタ手段を支援す
    るように切換えるための、上記第1記憶スタツク
    よりも相対的に記憶容量が小さい第2記憶スタツ
    クと、 上記例外処理ルーチン手段が作動したとき上記
    第1記憶スタツクの支援対象を上記モニタ手段か
    ら上記例外処理ルーチン手段に切換える手段とを
    含むことを特徴とする記憶スタツク切換システ
    ム。
JP59051303A 1983-06-27 1984-03-19 記憶スタツク切換システム Granted JPS608956A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/508,394 US4575817A (en) 1983-06-27 1983-06-27 Switching of programming routine supporting storage stacks
US508394 1983-06-27

Publications (2)

Publication Number Publication Date
JPS608956A JPS608956A (ja) 1985-01-17
JPH0226250B2 true JPH0226250B2 (ja) 1990-06-08

Family

ID=24022590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59051303A Granted JPS608956A (ja) 1983-06-27 1984-03-19 記憶スタツク切換システム

Country Status (5)

Country Link
US (1) US4575817A (ja)
EP (1) EP0129693B1 (ja)
JP (1) JPS608956A (ja)
CA (1) CA1204877A (ja)
DE (1) DE3482978D1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4977499A (en) * 1988-04-08 1990-12-11 International Business Machines Corp. Method and apparatus for commanding operations on a computer network
JPH01273136A (ja) * 1988-04-26 1989-11-01 Oki Electric Ind Co Ltd オペレーティングシステムのファームウェア化方式
US5761407A (en) * 1993-03-15 1998-06-02 International Business Machines Corporation Message based exception handler
FR2765361B1 (fr) * 1997-06-26 2001-09-21 Bull Cp8 Microprocesseur ou microcalculateur imprevisible
JP2000047883A (ja) * 1998-07-31 2000-02-18 Denso Corp タスク制御方法および記録媒体
US7525679B2 (en) * 2003-09-03 2009-04-28 Marvell International Technology Ltd. Efficient printer control electronics
JP4827615B2 (ja) * 2006-05-29 2011-11-30 キヤノン株式会社 情報処理装置、印刷システム、監視方法、プログラム及び記憶媒体
GB2478733B (en) * 2010-03-15 2013-08-14 Advanced Risc Mach Ltd Apparatus and method for handling exception events
GB2500844B (en) * 2010-03-15 2014-03-12 Advanced Risc Mach Ltd Apparatus and method for handling exception events
SG10201508034PA (en) * 2015-09-28 2017-04-27 Mastercard Asia Pacific Pte Ltd Device For Facilitating Identification Of A Fraudulent Payment Card
GB2546730B (en) * 2016-01-19 2018-03-21 Arm Ip Ltd A method for allocating memory

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3878513A (en) * 1972-02-08 1975-04-15 Burroughs Corp Data processing method and apparatus using occupancy indications to reserve storage space for a stack
US3828324A (en) * 1973-01-02 1974-08-06 Burroughs Corp Fail-soft interrupt system for a data processing system
FR2253425A5 (ja) * 1973-11-30 1975-06-27 Honeywell Bull Soc Ind
GB1548401A (en) * 1975-10-08 1979-07-11 Plessey Co Ltd Data processing memory space allocation and deallocation arrangements
US4037207A (en) * 1976-04-30 1977-07-19 International Business Machines Corporation System for controlling address keys under interrupt conditions
JPS5667444A (en) * 1979-11-07 1981-06-06 Hitachi Ltd Display system
US4484302A (en) * 1980-11-20 1984-11-20 International Business Machines Corporation Single screen display system with multiple virtual display having prioritized service programs and dedicated memory stacks

Also Published As

Publication number Publication date
EP0129693A3 (en) 1988-02-24
US4575817A (en) 1986-03-11
EP0129693A2 (en) 1985-01-02
JPS608956A (ja) 1985-01-17
DE3482978D1 (de) 1990-09-20
CA1204877A (en) 1986-05-20
EP0129693B1 (en) 1990-08-16

Similar Documents

Publication Publication Date Title
JPS62298839A (ja) 障害時に計算機システムを再始動する方法
JPH1031630A (ja) 未着割込みハンドラ操作方法及びシステム
JPH0226250B2 (ja)
US4972312A (en) Multiprocess computer and method for operating same having context switching in response to a peripheral interrupt
US4237533A (en) Preventing initial program load failures
NL1006480A1 (nl) Real-time besturingsstelsel.
JPH02151926A (ja) 端末装置切替方式
US6084943A (en) Diagnostic device for a telephone system
US8151028B2 (en) Information processing apparatus and control method thereof
JP2772052B2 (ja) 資源情報引き継ぎ処理方法
EP0221275B1 (en) Method and apparatus for ensuring data integrity in a computer system
JPH1078856A (ja) 優先度別割り込み印刷方法およびシステム
JP3083251B2 (ja) ページプリンタ
JPH0287235A (ja) 情報処理装置
JP2708636B2 (ja) 情報処理装置の保守制御方法
JPS6223904B2 (ja)
CA1273114A (en) Multiprocess computer and method for operating same
JP3293337B2 (ja) プリンタ装置
JP2503318B2 (ja) 文字入出力制御方式
JPS62276634A (ja) 仮想計算機システム
JPS6343771B2 (ja)
JP2976343B2 (ja) 起動受け付け方法
JPH0113131B2 (ja)
JPH0520049A (ja) 制御メモリの修正機能を有する情報処理システムおよび制御メモリの修正方法
JPS6228841A (ja) 入出力処理装置