JPH0520049A - 制御メモリの修正機能を有する情報処理システムおよび制御メモリの修正方法 - Google Patents

Abstract

(57)【要約】 【目的】ハ−ドウェア動作を複数の制御部により制御す
る装置において情報処理システムを停止することなく制
御メモリの修正を行うことを目的とする。 【構成】修正情報格納手段１０に修正デ−タが格納され
ると割込み手段１２によって、割込みを発生し、パスク
ロ−ズ処理プログラム２により、制御部６および／また
は制御部８を非動作状態にし、制御メモリ７および／ま
たは９を修正し、パスオ−プン処理プログラム３により
処理を再開する。 【効果】情報処理システムを停止することなく、特別な
ハ−ドウェアを用いずにソフトウエアの処理により、命
令実行部の制御メモリと、命令実行部以外の複数ある制
御部の制御メモリとを、処理実行終了後に修正すること
ができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報処理システムの動
作を停止することなく、通常の処理動作と並行して、制
御メモリの記憶内容の修正を行うことが出来る制御メモ
リの修正機能を有する情報処理システムおよび制御メモ
リの修正方法に関する。

【０００２】

【従来の技術】情報処理システムを停止することなく制
御メモリの修正を行う従来の装置は、特開平１−１３０
２２６号公報に記述されている。この従来例によれば、
命令実行部の制御メモリのプログラムの１語毎にフラグ
メモリを持ち、修正デ−タファイルに従い、修正に必要
な制御メモリのフラグメモリを要修正デ−タとして設定
する。そして、制御メモリの修正は、制御部で処理実行
をするために制御メモリの読出しをする時に、同時に読
み出されるフラグメモリが、要修正デ−タであった時に
修正される。このようにして、情報処理システムの動作
を停止することなく制御メモリの修正を行うことが出来
る。

【０００３】

【発明が解決しようとする課題】上記従来技術は、フラ
グメモリおよび検出手段のハ−ドウェアが必要になり、
フラグメモリの容量により命令実行部の制御メモリに記
憶しているプログラムの長さが制限されたり、フラグメ
モリの容量を大きくする必要があるという問題がある。

【０００４】また、上記従来技術においては、命令実行
部以外の制御部の制御メモリの修正を行う場合は考慮さ
れていない。

【０００５】本発明の目的は、情報処理システムの動作
を停止することなく、各制御部ごとに特別なハ−ドウェ
アを必要とせずに、プログラムが長くなっても対応がで
き、命令実行部および命令実行部以外の制御部の制御メ
モリの修正を行うことにある。

【０００６】

【課題を解決するための手段】上記課題を解決するため
に、本発明は、ハ−ドウェア動作を制御する制御プログ
ラムを記憶する少なくとも１以上の制御メモリと、該制
御メモリを読出してシステムの制御を行う命令制御部お
よび少なくとも１以上の制御部とを有する情報処理シス
テムにおいて、各制御部の制御メモリの修正情報を格納
する修正情報格納手段と、修正情報格納手段に修正デ−
タが格納されると割込みを発生する割込み手段と、該修
正デ−タに従い各制御メモリの修正を行う修正手段と、
割込みを処理する割込み受付け処理手段とを有する。

【０００７】また、上記情報処理システムにおいて、修
正デ−タが修正情報格納手段に格納された時、割込み手
段により割込みを発生し、命令制御部が、割込み受付処
理プログラムで該割込みを処理し、パスクロ−ズ処理プ
ログラムで制御部を一時的に非動作状態にし、修正許可
命令を修正手段に通知し、修正手段による制御メモリ修
正後、パスオ−プン処理プログラムで該制御部を再び動
作状態に戻す処理をすることにより、情報処理システム
を停止することなく、複数の制御部の制御メモリを修正
する

【０００８】

【作用】割込み手段が割込みを発生することにより、命
令実行部が、割込み受付け処理プログラムを起動する。
命令実行部は、割込み受付け処理プログラムの処理後、
パスクロ−ズ処理プログラムにより、制御メモリの修正
が必要な制御部を制御部の処理実行動作終了時に非動作
状態にし、制御メモリ修正許可命令を修正手段に発行す
る。つぎに、修正手段が修正デ−タに従い該制御メモリ
の修正を行う。修正が完了すると、命令実行部は、パス
オ−プン処理プログラムにより、制御部を動作状態に
し、制御部が処理を再開させる。以上のように、命令制
御部を含む複数の制御部で制御する情報処理システムに
おいて、情報処理システムの動作を停止させることな
く、各制御部の制御メモリの修正を行うことができる。

【０００９】

【実施例】以下本発明の実施例の一態様を図１を用いて
説明する。

【００１０】図１は本発明の原理ブロック図である。図
１において、４は命令実行部であり、命令を実行する。
５は制御メモリであり、命令実行部４が実行するマイク
ロプログラムが格納されている。６および８は、命令実
行部４以外の制御部であり、入出力動作の制御を行う。
７、９はそれぞれ制御部６、８の制御メモリである。

【００１１】１０は修正情報格納手段であり、修正が必
要な制御メモリの修正位置および修正デ−タを記憶す
る。１１は修正制御部であり、命令実行部４への要求処
理を制御する。１２は割込み手段であり、修正情報格納
手段１０に修正デ−タが格納された時に命令実行部４へ
割込みを起こす。１３は修正手段であり、修正情報格納
手段１０の修正デ−タに従い制御メモリを修正する。

【００１２】１は割込み受付けプログラムであり、割込
み手段１２により発生した割込みを受付ける。２はパス
クロ−ズ処理プログラムであり、割込み受付け処理プロ
グラム１に従い、制御部６および／または制御部８を非
動作状態にする。３はパスオ−プン処理プログラムであ
り、パスクロ−ズ処理プログラム２によって非動作状態
になった制御部６および／または制御部８を動作状態に
する。

【００１３】命令実行部４には制御メモリ１が、制御部
６には制御メモリ７が、制御部８には制御メモリ９が、
それぞれ接続されている。また、制御部６と制御部８と
は接続されている。命令実行部４に制御部６が接続され
ている。命令実行部４、制御部６および制御部８には、
あらかじめパス番号を通して付しておく。

【００１４】修正制御部１１には、割込み手段１２、修
正手段１３および修正情報格納手段１０が接続されてお
り、修正制御部１１に、命令実行部４、制御部６および
制御部８が接続されている。また、命令実行部４は、割
込み受付けプログラム１、パスクロ−ズ処理プログラム
２およびパスオ−プン処理プログラム３のそれぞれのプ
ログラムを実行する。

【００１５】つぎに、図１に示す実施例の動作を説明す
る。修正におけるタイムチャ−トについては後述する。

【００１６】まず、修正情報格納手段１０に修正が必要
なパス番号、修正位置および修正デ−タが格納される
と、割込み手段１２は修正制御部１１を介して、命令実
行部４に割込みを報告する。命令実行部４では、割込み
受付け処理プログラム１を実行し、割込み手段１２によ
り割込み情報として付随するパス番号を受取り、パスク
ロ−ズ処理プログラム２を起動する。パスクロ−ズ処理
プログラム２は、パス番号に基づき、制御部６、制御部
８のうち修正が必要な場所を、処理実行が終了した後に
非動作状態にするプログラムである。命令実行部４は、
パスクロ−ズ処理プログラム２の実行後、修正手段１３
に修正許可報告をする。修正手段１３は、制御メモリ
５、７、９の少なくとも１つを修正し、修正完了後に、
修正許可報告に対する応答を命令実行部４に返す。命令
実行部４は、パスクロ−ズ処理プログラム２の後処理を
実行し、パスオ−プン処理プログラム３を起動する。パ
スオ−プン処理プログラム３は、パス番号に基づき、非
動作状態から動作状態にし、情報処理システムの処理を
再開するプログラムである。命令実行部４が、パスオ−
プン処理プログラム３を実行することで、情報処理シス
テムの処理を再開する。以上のようにすることで、情報
処理システム全体を停止することなく、制御メモリのデ
−タを修正することが出来る。

【００１７】つぎに、本発明の実施例を図２、図３およ
び図４によりさらに詳細に説明する。 図２は、本発明
の実施例を示すブロック図であり、図３は実施例のフロ
−チャ−トであり、図４はチャネル動作中に制御メモリ
を修正する（パッチ）タイムチャ−トを示している。

【００１８】まず図２において、１００は主記憶装置
(以下メモリと略す)、２００はサ−ビスプロセッサ(以
下ＳＶＰと略す)インタフェ−スである。３００はＳＶ
Ｐであり、ＳＶＰインタフェ−ス２００を介して情報処
理システムを構成する各装置と接続され、各装置のレジ
スタに対するスキャンイン/アウト機能（自己故障診断
方式）を有し、各装置への初期マイクロプログラムロ−
ドおよびシステムの動作状態の監視・診断等を行う。

【００１９】また、４は命令制御部(以下ＩＰと略す)で
あり、機械語命令を読み出し、実行処理をする。この例
においては、ＩＰ４をパス番号０とする。５は制御メモ
リ（以下ＣＳと略す）であり、ＩＰ４の機械語命令の実
行等を制御するマイクロプログラム（またはファ−ムウ
ェア)が格納されている。６ａ、６ｂはチャネル(以下Ｃ
Ｈと略す)であり、入出力装置と主記憶装置との間で、
デ−タ転送を行う手段である。各チャネルには、０から
の通し番号ｍ（ｍは０および自然数である）が付してあ
る。８ａ、８ｂは入出力制御装置（以下ＩＯＣと略す）
であり、それぞれＣＨ０６ａ、ＣＨｍ６ｂと入出力装置
との間の情報転送の制御を行う。各入出力制御装置に
も、チャネルと同様に、０からの通し番号ｍ（ｍは０お
よび自然数である）が付してある。７ａ、７ｂはＣＨ０
６ａ、ＣＨｍ６ｂの制御メモリ(以下ＣＳと略す)であ
り、それぞれチャネル用マイクロプログラム(またはフ
ァ−ムウェア)が格納される。９ａおよび９ｂはＩＯＣ
０８ａおよびＩＯＣｍ８ｂの制御メモリ(以下ＣＳと略
す)であり、それぞれ入出力制御装置用マイクロプログ
ラム(またはファ−ムウェア)が格納される。この例にお
いては、ＣＨ０６ａは１、ＩＯＣ０８ａは２、ＣＨｍ６
ｂはｎ−１、ＩＯＣｍ８ｂはｎというようにパス番号を
通して割り当てる（ただしｎは０および自然数であ
る）。

【００２０】なお、チャネルと入出力制御装置とは１つ
の入力装置に対して付随しており、どちらの制御メモリ
を修正する場合も、チャネルの動作が終了している必要
がある。

【００２１】１１ａはＳＶＰ制御部であり、各部を制御
してＳＶＰ３００の機能を実行する。１０ａは修正デ−
タファイルであり、回線経由で保守センタ−から送信さ
れるかまたは外部記憶媒体で提供された制御メモリのパ
ス番号、修正アドレスおよび修正デ−タを記憶する。１
２は割込み手段であり、修正デ−タファイル１０ａにパ
ス番号、修正アドレスおよび修正デ−タが格納されると
起動がかかる。１３は修正手段であり修正デ−タに従い
制御メモリを修正する。ＳＶＰ３００には、修正デ−タ
ファイル１０ａ、ＳＶＰ制御部１１ａ、割込み手段１２
および修正手段１３が含まれている。

【００２２】１は割込み受付けプログラムであり、割込
み手段１２により発生した割込みを受付け処理する。２
はパスクロ−ズ処理プログラムであり、割込み受付け後
修正が必要なチャネルおよび／または入出力制御装置を
非動作状態に処理する。３はパスオ−プン処理プログラ
ムであり、パスクロ−ズ処理プログラム２の処理によっ
て非動作状態になったチャネルおよび／または入出力制
御装置を動作状態に処理する。割込み受付けプログラム
１、パスクロ−ズ処理プログラム２およびパスオ−プン
処理プログラム３が、メモリ１００に含まれている。

【００２３】次に、図３のフロ−チャ−トおよび図４の
タイムチャ−トを用いて、ＣＨ０（パス番号１）のＣＳ
７ａの修正をする場合における、図２のブロック図の動
作を具体的に説明する。

【００２４】まず、通常の処理中に、ＳＶＰ３００の修
正デ−タファイル１０ａに、修正が必要なパス番号、修
正位置および修正デ−タが格納される（）。すなわ
ち、この例においては、パス番号１と、修正位置を示す
アドレスと、修正するデ−タとが格納される。この間、
命令実行部ＩＰ４では通常の処理実行をしている。

【００２５】つぎに、割込み手段１２は割込みを発生さ
せ（）、命令実行部ＩＰ４の命令の切れ目もしくはコ
マンドの終了時点で割込みを発生させ、ＩＰ４に割込み
をする。ＩＰ４では、割込み受付け処理プログラム１を
実行し、割込み手段１２からの割込み情報として付随す
るパス番号を受取り、パスクロ−ズ処理プログラム２を
起動する。ＩＰ４は、修正が必要なパス番号の処理実行
動作が終了するまで待つ。ただし、パス番号１もしくは
パス番号２の場合はＣＨ０６ａの動作終了を待ち、以下
同様に、パス番号ｎ−１もしくはｎについても同様にＣ
Ｈｍ６ｂの動作終了を待つ。この例においては、パスク
ロ−ズ処理プログラム２は、ＣＨ０６ａの動作終了を待
つ。この場合の動作終了とは、命令の切れ目、コマンド
の終了時点などがある。

【００２６】つぎに、ＩＰ４は、パスクロ−ズ処理プロ
グラム２を実行し、ＣＨ０６ａの動作終了後、ＣＨ０６
ａを非動作状態にし、ＩＰ４およびを介して修正手段１
３に制御メモリ修正許可命令を発行する（）。修正手
段１３は、修正デ−タファイル１０ａのパス番号、修正
アドレスおよび修正デ−タを読み出し、ＳＶＰインタフ
ェ−ス２００を介して、該装置の制御メモリＣＳ７ａを
修正しする。修正手段１３は、制御メモリＣＳ７ａの修
正完了後、修正許可報告に対する応答をＩＰ４に返す
（）。つぎに、ＩＰ４は、パスクロ−ズ処理プログラ
ム２の後処理を実行し、パスオ−プン処理プログラム３
を起動する。パスオ−プン処理プログラム３では、パス
番号に基づき、該パス番号の手段を非動作状態から動作
状態に状態遷移させる処理を行い、情報処理システムの
処理が再開する（）。

【００２７】なお、この例において、ＣＨ０６ａの制御
メモリＣＳ７ａのみの修正を示したが、ＣＳ９ａの修正
も合わせて同時に行うことができる。また、他のＣＳ７
ｂ、ＣＳ９ｂ等の修正もある場合は、割込み手段１２を
再起動する。修正時において、修正しない他のチャネル
および入出力制御装置は、動作することが可能である。

【００２８】つぎに、命令実行部ＩＰ４が動作中の場合
の修正方法を、図５に示す。この場合も、通常の処理中
に、ＳＶＰ３００の修正デ−タファイル１０ａに、修正
が必要なパス番号、修正位置および修正デ−タが格納さ
れる（）。つぎに、命令実行部ＩＰ４の命令の切れ目
もしくはコマンドの終了時点で割込みを発生させる
（）。ＩＰ４は、パスクロ−ズ処理プログラム２のパ
ス０の修正をするための命令列と許可命令用のマイクロ
プログラムとを実行して、修正手段１３に制御メモリ修
正許可命令を発行する（）。以後上記と同様に修正
（）と、処理再開（）を行う。

【００２９】なお、この例においては、パス０の修正と
同時に、他のパス番号の制御部の全てを同時に修正する
ことができる。

【００３０】なお、命令実行部以外の制御部の制御メモ
リを修正を、従来例のように、フラグメモリおよび検出
手段を用いる方法で行うと、修正は制御部で処理実行時
に制御メモリの修正を制御メモリ１語毎に行うために、
処理実行終了までに時間がかかり、また、制御部では処
理実行の時間監視をしているために、一定時間内に処理
実行が終了しないと異常終了するという問題が生じる
が、本発明においては、処理実行動作終了後に修正を行
うために、上記のような問題が生じることなく修正する
ことができる。

【００３１】

【発明の効果】以上説明したように本発明によれば、情
報処理システムを停止することなく、特別なハ−ドウェ
アを用いずにソフトウエアの処理により、命令実行部の
制御メモリと、命令実行部以外の複数ある制御部の制御
メモリとを、処理実行終了後に修正することができる。

【図面の簡単な説明】

【図１】本発明の原理ブロック図。

【図２】本発明の実施例を示すブロック図。

【図３】本発明のフロ−チャ−ト。

【図４】ＣＨ０動作中にＣＨ０の修正処理する場合のタ
イムチャ−ト。

【図５】ＩＰ動作中にＣＨ０の修正処理する場合のタイ
ムチャ−ト。

【符号の説明】

１…割込み受付け処理プログラム、２…パスクロ−ズ処
理プログラム、３…パスオ−プン処理プログラム、４…
命令実行部、５…命令実行部の修正メモリ、６…制御部
１、６ａ…チャネル０、６ｂ…チャネルｍ、７…制御部
１の制御メモリ、７ａ…チャネル０の制御メモリ、７ｂ
…チャネルの制御メモリ、８…制御部２、８ａ…入出力
制御装値０、８ｂ…入出力制御装置ｍ、９…制御部２の
制御メモリ、９ａ…入出力制御装置０の制御メモリ、９
ｂ…入出力制御装置ｍの制御メモリ、１０…修正情報格
納手段、１０ａ…修正デ−タファイル、１１…修正制御
部、１１ａ…ＳＶＰ制御部、１２…割込み手段、１３…
修正手段、１００…メモリ、２００…ＳＶＰインタフェ
−ス、３００…ＳＶＰ。

フロントページの続き (72)発明者 山田 敏男 神奈川県秦野市堀山下１番地 株式会社日 立コンピユータエレクトロニクス内 (72)発明者 田平 直美 神奈川県秦野市堀山下１番地 株式会社日 立コンピユータエレクトロニクス内

Claims (2)

【特許請求の範囲】
1. 【請求項１】ハ−ドウェア動作を制御する制御プログラ
   ムを記憶する少なくとも１以上の制御メモリと、該制御
   メモリを読出してシステムの制御を行う命令制御部およ
   び少なくとも１以上の制御部とを有する情報処理システ
   ムにおいて、 各制御部の制御メモリの修正情報を格納する修正情報格
   納手段と、修正情報格納手段に修正デ−タが格納される
   と割込みを発生する割込み手段と、該修正デ−タに従い
   各制御メモリの修正を行う修正手段とを有することを特
   徴とする情報処理システム。
2. 【請求項２】請求項１において、修正デ−タが修正情報
   格納手段に格納された時、割込み手段により割込みを発
   生し、命令制御部が、割込み受付処理プログラムで該割
   込みを処理し、パスクロ−ズ処理プログラムで制御部を
   一時的に非動作状態にし、修正許可命令を修正手段に通
   知し、修正手段による制御メモリ修正後、パスオ−プン
   処理プログラムで該制御部を再び動作状態に戻す処理を
   することにより、情報処理システムを停止することな
   く、複数の制御部の制御メモリを修正する制御メモリ修
   正方法。