JPH022626A - ヘテロ接合バイポーラトランジスタとその製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタとその製造方法Info
- Publication number
- JPH022626A JPH022626A JP63148543A JP14854388A JPH022626A JP H022626 A JPH022626 A JP H022626A JP 63148543 A JP63148543 A JP 63148543A JP 14854388 A JP14854388 A JP 14854388A JP H022626 A JPH022626 A JP H022626A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- semiconductor material
- region
- type
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、高周波特性に優れたヘテロ接合バイポーラト
ランジスタとその製造方法に関するものである。
ランジスタとその製造方法に関するものである。
従来の技術
バイポーラトランジスタのベースを形成する半導体のバ
ンドギャップより大きなバンドギャップをもつ半導体材
料をエミッタに用いる、ヘテロ接合バイポーラトランジ
スタ（以下ｒＨＢＴ、と称す）は、超高速、超高周波ト
ランジスタの有力候補の一つとして、現在、盛んに研究
開発が行われている。ＨＢＴの構造においては、エミッ
タを上部に配置したエミッタトップ型ＨＢＴと、コレク
タを上部に配置したコレクタトップ型ＨＢＴに大別され
る。コレクタトップ型ＨＢＴは、エミッタトップ型ＨＢ
Ｔに比べて、ベース・コレクタ容量が小さくできるため
、より高速動作が可能である。
ンドギャップより大きなバンドギャップをもつ半導体材
料をエミッタに用いる、ヘテロ接合バイポーラトランジ
スタ（以下ｒＨＢＴ、と称す）は、超高速、超高周波ト
ランジスタの有力候補の一つとして、現在、盛んに研究
開発が行われている。ＨＢＴの構造においては、エミッ
タを上部に配置したエミッタトップ型ＨＢＴと、コレク
タを上部に配置したコレクタトップ型ＨＢＴに大別され
る。コレクタトップ型ＨＢＴは、エミッタトップ型ＨＢ
Ｔに比べて、ベース・コレクタ容量が小さくできるため
、より高速動作が可能である。
しかし、エミッタ面積が大きくなるため、エミッタと外
部ベースとの間でリーク電流が発生しやすくなるという
問題点がある。このリーク電流を防ぐため、外部ベース
の下にベース・エミッタのｐｎ接合よりオン電圧の大き
いｐｎ接合を有する構造が多く用いられている。
部ベースとの間でリーク電流が発生しやすくなるという
問題点がある。このリーク電流を防ぐため、外部ベース
の下にベース・エミッタのｐｎ接合よりオン電圧の大き
いｐｎ接合を有する構造が多く用いられている。
コレクタトップ型ＨＢＴの製造においては、半導体材料
の基板上に、ベースを形成するための半導体材料よりバ
ンドギャップの大きな、エミッタを形成するためのｎ型
ドープの半導体材料、ベースを形成するためのｐ型ドー
プの半導体材料、コレクタを形成するためのｎ型ドープ
の半導体材料からなる多層構造材料を形成し、フォトリ
ソグラフィーとエツチングにより、コレクタメサ、ベー
スメサを形成し、ｐ型を形成する不純物を外部ヘース領
域の下のエミッタを形成するためのｎ型ドープの半導体
材料に導入し、ｎ型の領域を部分的にｐ型に変換して、
エミッタ領域の周辺部のバンドギャップの大きな半導体
中に、ｐｎ接合を形成し、エミッタ電極、ベース電極、
コレクタ電極を設ける。この従来例を第３図に示す。
の基板上に、ベースを形成するための半導体材料よりバ
ンドギャップの大きな、エミッタを形成するためのｎ型
ドープの半導体材料、ベースを形成するためのｐ型ドー
プの半導体材料、コレクタを形成するためのｎ型ドープ
の半導体材料からなる多層構造材料を形成し、フォトリ
ソグラフィーとエツチングにより、コレクタメサ、ベー
スメサを形成し、ｐ型を形成する不純物を外部ヘース領
域の下のエミッタを形成するためのｎ型ドープの半導体
材料に導入し、ｎ型の領域を部分的にｐ型に変換して、
エミッタ領域の周辺部のバンドギャップの大きな半導体
中に、ｐｎ接合を形成し、エミッタ電極、ベース電極、
コレクタ電極を設ける。この従来例を第３図に示す。
第３図において、３１は半導体基板、３２はｎ型に高ド
ープしたエミッタのコンタクトを形成するための領域、
３３はｎ型にドープしたバンドギャップの大きな半導体
材料からなるエミッタ領域、３４はｐ型に高ドープした
ベース領域、３５はｎ型にドープしたコレクタ領域、３
６はｎ型に高ドープしたコレクタのコンタクト領域、３
７は不純物を導入し、ｎ型からｐ型に変換させたバンド
ギャップの大きな半導体からなる外部ベース領域、３８
はｐ型に高ドープしたベースのコンタクトおよび外部ベ
ース領域、３９はエミッタ電極、４０はベース電極、４
１はコレクタ電極である。各コンタクト領域は不純物を
高ドープして、オーミックコンタクト抵抗を低くするた
めに設けである。
ープしたエミッタのコンタクトを形成するための領域、
３３はｎ型にドープしたバンドギャップの大きな半導体
材料からなるエミッタ領域、３４はｐ型に高ドープした
ベース領域、３５はｎ型にドープしたコレクタ領域、３
６はｎ型に高ドープしたコレクタのコンタクト領域、３
７は不純物を導入し、ｎ型からｐ型に変換させたバンド
ギャップの大きな半導体からなる外部ベース領域、３８
はｐ型に高ドープしたベースのコンタクトおよび外部ベ
ース領域、３９はエミッタ電極、４０はベース電極、４
１はコレクタ電極である。各コンタクト領域は不純物を
高ドープして、オーミックコンタクト抵抗を低くするた
めに設けである。
発明が解決しようとする課題
しかしながら、第３図のような構成では、ｐ型を形成す
る不純物を外部ベース領域の下のエミッタを形成するた
めのｎ型ドープの半導体材料に導入し、ｎ型の領域を部
分的にｐ型に変換して、エミッタ領域の周辺部のバンド
ギャップの大きな半導体中にｐｎ接合を形成するため不
純物の導入方法が難しく、良好なｐｎ接合が得にくい、
このため、外部ベース領域とエミッタ領域の間でリーク
電流が発生し、電流増幅率が小さくなるという課題があ
った。
る不純物を外部ベース領域の下のエミッタを形成するた
めのｎ型ドープの半導体材料に導入し、ｎ型の領域を部
分的にｐ型に変換して、エミッタ領域の周辺部のバンド
ギャップの大きな半導体中にｐｎ接合を形成するため不
純物の導入方法が難しく、良好なｐｎ接合が得にくい、
このため、外部ベース領域とエミッタ領域の間でリーク
電流が発生し、電流増幅率が小さくなるという課題があ
った。
本発明は、上記課題に迄み、エミッタ領域の周辺部に、
不純物を導入してバンドギャップの大きな半導体からな
る良好なｐｎ接合を形成することにより、外部ベース領
域とエミッタ領域の間でのリーク電流をなくして、′Ｎ
、流増幅率を大きくすることができることを特徴とする
）［Ｂ Ｔおよび、その製造方法を提供するものである
。
不純物を導入してバンドギャップの大きな半導体からな
る良好なｐｎ接合を形成することにより、外部ベース領
域とエミッタ領域の間でのリーク電流をなくして、′Ｎ
、流増幅率を大きくすることができることを特徴とする
）［Ｂ Ｔおよび、その製造方法を提供するものである
。
課題を解決するための手段
上記課題を解決するため、本発明では、第一のエミッタ
形成層の下部にベースよりもバンドギャップが大きくか
つ第一のエミッタ形成層よりも不純物濃度が著しく高い
ｎ型の層をもうけ、外部ベース層の下部に不純物を導入
して第一のエミッタ形成層のみをｐ型に変換することに
より、エミッタ周辺部に第一のエミッタ形成層から形成
されたＰ型層と第二のｎ型のエミッタ形成層からなるｐ
ｎ接合を形成する。この場合において、外部ベース層の
下部に導入した不純物が第二のエミッタ形成層に入って
も、第二のエミツタ層は著しく高いドープのｎ型になっ
ているためｎ型を保ち、良好なｐｎ接合を形成すること
ができる。
形成層の下部にベースよりもバンドギャップが大きくか
つ第一のエミッタ形成層よりも不純物濃度が著しく高い
ｎ型の層をもうけ、外部ベース層の下部に不純物を導入
して第一のエミッタ形成層のみをｐ型に変換することに
より、エミッタ周辺部に第一のエミッタ形成層から形成
されたＰ型層と第二のｎ型のエミッタ形成層からなるｐ
ｎ接合を形成する。この場合において、外部ベース層の
下部に導入した不純物が第二のエミッタ形成層に入って
も、第二のエミツタ層は著しく高いドープのｎ型になっ
ているためｎ型を保ち、良好なｐｎ接合を形成すること
ができる。
作用
上記ＨＢＴおよびその製造方法では、第一のエミッタ領
域の下にベースよりもバンドギャップが大きく、第一の
エミッタ領域よりもキャリア濃度の大きな第二のエミッ
タ領域を設けることにより、外部ベース領域から不純物
を導入すれば、容易にバンドギャップの大きな半導体中
に外部ベース領域とエミッタ領域の間でのリーク電流を
防ぐための良好なｐｎ接合を形成することが可能である
。
域の下にベースよりもバンドギャップが大きく、第一の
エミッタ領域よりもキャリア濃度の大きな第二のエミッ
タ領域を設けることにより、外部ベース領域から不純物
を導入すれば、容易にバンドギャップの大きな半導体中
に外部ベース領域とエミッタ領域の間でのリーク電流を
防ぐための良好なｐｎ接合を形成することが可能である
。
このため、電流増幅率が大きなコレクタトップ型ＨＢＴ
の製作が可能となる。
の製作が可能となる。
実施例
以下本発明の一実施例のＨＢＴの製造方法について、図
面を参照しながら説明する。
面を参照しながら説明する。
第２図（ａ）に示すように、半絶縁性ＧａＡｓ基板２１
上に、ｎ型に高ドープしたＧａＡｓ層２２、ｎ型に高ド
ープしたＡｆＧａＡｓ［２３、ｎ型にドープしたＡ／！
ＧａＡｓ層２４、ｐ型にドープしたＧａＡｓ層２５、ｎ
型にドープしたＧａＡｓＮ２６、ｎ型に高ドープしたＧ
ａＡｓ層２７をエビクキシー形成し、多重構造材料とす
る０次に同図（ｂ）に示すように、エツチングおよびイ
オン注入用マスク２８を形成して、ｐ型にドープしたＧ
ａＡｓ層２２５までエツチングを行った後、Ｍｇイオン
の注入、イオン注入された領域の活性化のための熱処理
を行い、同図（Ｃ）に示すｐ型の外部ベース領域９を形
成する。ついで、フォトリソグラフィーとエンチングを
行いトランジスタ構造を形成し、第１図に示すように、
エミッタ電極１０、ベース電極１１コレクタ電橿１２を
それぞれ形成する。
上に、ｎ型に高ドープしたＧａＡｓ層２２、ｎ型に高ド
ープしたＡｆＧａＡｓ［２３、ｎ型にドープしたＡ／！
ＧａＡｓ層２４、ｐ型にドープしたＧａＡｓ層２５、ｎ
型にドープしたＧａＡｓＮ２６、ｎ型に高ドープしたＧ
ａＡｓ層２７をエビクキシー形成し、多重構造材料とす
る０次に同図（ｂ）に示すように、エツチングおよびイ
オン注入用マスク２８を形成して、ｐ型にドープしたＧ
ａＡｓ層２２５までエツチングを行った後、Ｍｇイオン
の注入、イオン注入された領域の活性化のための熱処理
を行い、同図（Ｃ）に示すｐ型の外部ベース領域９を形
成する。ついで、フォトリソグラフィーとエンチングを
行いトランジスタ構造を形成し、第１図に示すように、
エミッタ電極１０、ベース電極１１コレクタ電橿１２を
それぞれ形成する。
バンドギャップの大きな半導体中でのｐｎ接合はｐ型の
外部ベース領域９とｎ型に高ドープした第二のエミッタ
領域３との間に形成される。
外部ベース領域９とｎ型に高ドープした第二のエミッタ
領域３との間に形成される。
実施例においては、不純物の導入方法として、イオン注
入を用いたが、不純物拡散することもできる。
入を用いたが、不純物拡散することもできる。
実施例においては、ＧａＡｓとＡｌＧａＡｓからなる材
料を用いたが、他の材料も適用させることができる０例
えば、ＩｎＧａＡｓとＩｎＡｌＡｓなどである。
料を用いたが、他の材料も適用させることができる０例
えば、ＩｎＧａＡｓとＩｎＡｌＡｓなどである。
発明の効果
以上に記したように、本発明の構成のＨＢＴでは、バン
ドギャップの大きな半導体中での良好なｐｎ接合を容易
に得ることができるため、エミッタ領域と外部ベース領
域の間に、リーク電流の発生は起こらない。従ってＨＢ
Ｔの高性能化に大きく貢献する。
ドギャップの大きな半導体中での良好なｐｎ接合を容易
に得ることができるため、エミッタ領域と外部ベース領
域の間に、リーク電流の発生は起こらない。従ってＨＢ
Ｔの高性能化に大きく貢献する。
【図面の簡単な説明】
第１図は本発明のＨＢＴの実施例を示す断面図、第２図
（ａ）〜（Ｃ）は本発明のＨＢＴの製造方法の一実施例
を示す断面図、第３図は従来のＨＢＴを示す断面図であ
る。 ■・・・・・・半導体基板、２・・・・・・エミッタコ
ンタクト領域、３・・・・・・第二のエミッタ領域、４
・・・・・・第一のエミッタ領域、５・・・・・・ベー
ス傾城、６・・・・・・コレクタ領域、７・・・・・・
コレクタコンタクト領域、８・・・・・・ベースコンタ
クトおよび外部ベース領域、９・・・・・・外部ベース
領域、ｌＯ・・・・・・エミッタ電極、１１・・・・・
・ベース電極、１２・・・・・・コレクタ電極、２１・
・・・・・半絶縁性ＧａＡｓ基板、２２・・・・・・ｎ
型高ドープＧａＡｓ層、２３ ＝−−−−ｎ型窩ドープ
ＡｆＧａＡｓ層、２４・・・・・・ｎ型Ａｊ！ＧａＡｓ
層、２５・・・・・・ｎ型ＧａＡｓ層、２６・・・・・
・ｎ型ＧａＡｓ層、２７・・・・・・ｎ型高ドープＧａ
Ａｓ層、２８・・・・・・エツチングおよびイオン注入
用マスク。 代理人の氏名 弁理士 中尾敏男 はか１名ソ ・・・ １０−・・ １１ −・− 主翼体基板 エミッタコンダクトＩＩｌ域 第二のエミ・ツタ頭載 第−のエミ・フタ領域 ベース領域 コ し り タ Ｓ 域 コレゲタコツタクト讃域 ベースコンタクトるよび 外部ベース積載 外部ベース領域 エ ミ リ タ 蛎１ 橡 ベースを枚 コ し り タ 電 七ヒ ２８゛・−エツナンジおよびイオン 注入用マスク
（ａ）〜（Ｃ）は本発明のＨＢＴの製造方法の一実施例
を示す断面図、第３図は従来のＨＢＴを示す断面図であ
る。 ■・・・・・・半導体基板、２・・・・・・エミッタコ
ンタクト領域、３・・・・・・第二のエミッタ領域、４
・・・・・・第一のエミッタ領域、５・・・・・・ベー
ス傾城、６・・・・・・コレクタ領域、７・・・・・・
コレクタコンタクト領域、８・・・・・・ベースコンタ
クトおよび外部ベース領域、９・・・・・・外部ベース
領域、ｌＯ・・・・・・エミッタ電極、１１・・・・・
・ベース電極、１２・・・・・・コレクタ電極、２１・
・・・・・半絶縁性ＧａＡｓ基板、２２・・・・・・ｎ
型高ドープＧａＡｓ層、２３ ＝−−−−ｎ型窩ドープ
ＡｆＧａＡｓ層、２４・・・・・・ｎ型Ａｊ！ＧａＡｓ
層、２５・・・・・・ｎ型ＧａＡｓ層、２６・・・・・
・ｎ型ＧａＡｓ層、２７・・・・・・ｎ型高ドープＧａ
Ａｓ層、２８・・・・・・エツチングおよびイオン注入
用マスク。 代理人の氏名 弁理士 中尾敏男 はか１名ソ ・・・ １０−・・ １１ −・− 主翼体基板 エミッタコンダクトＩＩｌ域 第二のエミ・ツタ頭載 第−のエミ・フタ領域 ベース領域 コ し り タ Ｓ 域 コレゲタコツタクト讃域 ベースコンタクトるよび 外部ベース積載 外部ベース領域 エ ミ リ タ 蛎１ 橡 ベースを枚 コ し り タ 電 七ヒ ２８゛・−エツナンジおよびイオン 注入用マスク
Claims (2)
- （１）ｎ型の半導体材料からなるコレクタと、ｐ型の半
導体材料からなるベースと、ベース領域を形成する半導
体材料よりバンドギャップの大きなｎ型の半導体材料か
らなる第一のエミッタのｎｐｎ接合からなり、コレクタ
を上側に設けたヘテロ接合バイポーラトランジスタにお
いて、前記ベース領域を形成する半導体材料よりバンド
ギャップの大きなｎ型の半導体材料からなり、前記第一
のエミッタよりキャリア濃度の高い第二のエミッタ領域
と、前記第一のエミッタの周辺部に前記第一のエミッタ
と同一の半導体からなり、前記第二のエミッタ領域との
間にｐｎ接合を形成するｐ型領域を有することを特徴と
するヘテロ接合バイポーラトランジスタ。 - （２）ｎ型の半導体材料からなるコレクタと、ｐ型の半
導体材料からなるベースと、ベース領域を形成する半導
体材料よりバンドギャップの大きなｎ型の半導体材料か
らなる第一のエミッタのｎｐｎ接合からなり、コレクタ
を上側に設けたヘテロ接合バイポーラトランジスタの製
造方法において、少なくとも、コレクタ領域を形成する
ためのｎ型の半導体材料層、ベース領域を形成するため
のｐ型の半導体材料層、ベースよりバンドギャップの大
きなエミッタ領域を形成するための第一のｎ型の半導体
材料層、ベースよりバンドギャップが大きく前記第一の
エミッタ領域よりキャリア濃度が高い第二のエミッタ領
域を形成するためのｎ型の半導体材料層をこの逆の順序
でエピタキシー形成する工程と、外部ベース領域の下に
ｐ型の不純物を導入し、前記第二のエミッタ領域との間
にｐｎ接合を形成する工程とを有することを特徴とする
ヘテロ接合バイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63148543A JPH022626A (ja) | 1988-06-16 | 1988-06-16 | ヘテロ接合バイポーラトランジスタとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63148543A JPH022626A (ja) | 1988-06-16 | 1988-06-16 | ヘテロ接合バイポーラトランジスタとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH022626A true JPH022626A (ja) | 1990-01-08 |
Family
ID=15455123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63148543A Pending JPH022626A (ja) | 1988-06-16 | 1988-06-16 | ヘテロ接合バイポーラトランジスタとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH022626A (ja) |
-
1988
- 1988-06-16 JP JP63148543A patent/JPH022626A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5012318A (en) | Hybrid semiconductor device implemented by combination of heterojunction bipolar transistor and field effect transistor | |
| US5147775A (en) | Method of fabricating a high-frequency bipolar transistor | |
| JPH0458703B2 (ja) | ||
| US5434091A (en) | Method for making collector up bipolar transistors having reducing junction capacitance and increasing current gain | |
| US5783966A (en) | Reducing junction capacitance and increasing current gain in collector-up bipolar transistors | |
| JPS607771A (ja) | 半導体装置 | |
| JP2937944B2 (ja) | 非常に高利得のヘテロ接合バイポーラトランジスタを製造する方法 | |
| JP2506074B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| CA1237538A (en) | Lateral bipolar transistor | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPH11251328A (ja) | 化合物半導体装置 | |
| JP2979638B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS61187271A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPS63248168A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP2718116B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2803147B2 (ja) | バイポーラトランジスタ | |
| JP3127510B2 (ja) | 半導体装置の製造方法 | |
| JPS6381977A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP2830515B2 (ja) | 半導体装置，およびその製造方法 | |
| JPS63289958A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP2566558B2 (ja) | 半導体装置 | |
| JPS62221151A (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JPH0864612A (ja) | 半導体装置及びその製造方法 | |
| JPH0671006B2 (ja) | バイポ−ラトランジスタ | |
| JPS63245958A (ja) | ヘテロ接合型バイポ−ラトランジスタ |