JPS607771A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS607771A JPS607771A JP58115124A JP11512483A JPS607771A JP S607771 A JPS607771 A JP S607771A JP 58115124 A JP58115124 A JP 58115124A JP 11512483 A JP11512483 A JP 11512483A JP S607771 A JPS607771 A JP S607771A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- layer
- collector
- type gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置に係り、特にへテロバイポーラトラ
ンジスタの構造に関するものである。
ンジスタの構造に関するものである。
ヘテロバイポーラトランジスタ（以下ＨＢＴという）は
バンドギャップの異なる２種の半導体により形成される
ヘテロ接合をバイポーラトランジスタのエミッタ・ベー
ス接合として用いる。その一般的な構造としては、バン
ドギャップエネルギの大きなＮ型半導体でエミッタを形
成し、バンドギャップエネルギの小さなＰ型、Ｎ型半導
体でベース、コレクタを形成している。
バンドギャップの異なる２種の半導体により形成される
ヘテロ接合をバイポーラトランジスタのエミッタ・ベー
ス接合として用いる。その一般的な構造としては、バン
ドギャップエネルギの大きなＮ型半導体でエミッタを形
成し、バンドギャップエネルギの小さなＰ型、Ｎ型半導
体でベース、コレクタを形成している。
このような構造を有するＨＢＴでは、エミッタからベー
スには電子は容易に注入され得るが、ベース中の正孔は
、バンドギャップエネルギの違いのためにエミッタ・ベ
ース間に生じているエネルギ障壁にさえぎられてほとん
どエミッタへ注入されず、従って大きなエミッタ注入効
果が実現でき、電流増幅率の大きなトランジスタが得ら
れる。さらにこの事はホモバイポーラトランジスタのよ
うにエミッタとベースのキャリア濃度比を大きくとらな
くても十分大きな電流増幅率が得られることにつながり
、高濃度のベースを採用し、ベース抵抗を小さくするこ
とが可能となる。
スには電子は容易に注入され得るが、ベース中の正孔は
、バンドギャップエネルギの違いのためにエミッタ・ベ
ース間に生じているエネルギ障壁にさえぎられてほとん
どエミッタへ注入されず、従って大きなエミッタ注入効
果が実現でき、電流増幅率の大きなトランジスタが得ら
れる。さらにこの事はホモバイポーラトランジスタのよ
うにエミッタとベースのキャリア濃度比を大きくとらな
くても十分大きな電流増幅率が得られることにつながり
、高濃度のベースを採用し、ベース抵抗を小さくするこ
とが可能となる。
次にＨＢＴとして最も一般的なＡｌＧａＡｓ−ＧａＡｓ
系ＨＢＴの構造を第１図で説明する。
系ＨＢＴの構造を第１図で説明する。
即ち、コレクタ電極（１）となる高濃度Ｎ型ＧａＡｓ基
板にコレクタ領域（２）となるＮ型ＧａＡｓエピタキシ
ャル層、ベース領域（３）となるＰ型ＧａＡｓ層、エミ
ッタ領域（４）となるＮ型ＡｌＧａＡｓ層、キャップ層
（５）と呼ばれるＮ型ＧａＡｓ層からなり、ベース領域
（３）となるＰ型ＧａＡｓ層はキャリア濃度が例えば１
０１８〜１０１９ｃｍ−３、厚さは０．１〜０．２μｍ
、エミッタ領域（４）となるＮ型ＡｌＧａＡｓ層はキャ
リア濃度が例えば１〜５×１０１６ｃｍ−３、厚さは０
．２〜１．０μｍで２０〜５０モル％のＡｌＡｓを含ん
でおりキャップ層（５）となるＮ型ＧａＡｓ層（５）は
エミッタ領域（４）のＡｌが酸化することを防止するた
め設けられているものであり、１〜３×１０１８のキャ
リア濃度を有している。そしてコレクタ（ｃ）はコレク
タ電極（１）に、ベース（Ｂ）はベース領域（３）に、
またエミッタ（Ｅ）は、キャップ層（５）にそれぞれ形
成された斜線で示す導電層に接続されている。
板にコレクタ領域（２）となるＮ型ＧａＡｓエピタキシ
ャル層、ベース領域（３）となるＰ型ＧａＡｓ層、エミ
ッタ領域（４）となるＮ型ＡｌＧａＡｓ層、キャップ層
（５）と呼ばれるＮ型ＧａＡｓ層からなり、ベース領域
（３）となるＰ型ＧａＡｓ層はキャリア濃度が例えば１
０１８〜１０１９ｃｍ−３、厚さは０．１〜０．２μｍ
、エミッタ領域（４）となるＮ型ＡｌＧａＡｓ層はキャ
リア濃度が例えば１〜５×１０１６ｃｍ−３、厚さは０
．２〜１．０μｍで２０〜５０モル％のＡｌＡｓを含ん
でおりキャップ層（５）となるＮ型ＧａＡｓ層（５）は
エミッタ領域（４）のＡｌが酸化することを防止するた
め設けられているものであり、１〜３×１０１８のキャ
リア濃度を有している。そしてコレクタ（ｃ）はコレク
タ電極（１）に、ベース（Ｂ）はベース領域（３）に、
またエミッタ（Ｅ）は、キャップ層（５）にそれぞれ形
成された斜線で示す導電層に接続されている。
このようなＨＢＴはシリコントランジスタに比較し次の
ようなメリットを有する。
ようなメリットを有する。
（１）エミッタ１濃度が低いためにエミッタ・ベース間
容量が同一形状で比較すれば小さくなる。
容量が同一形状で比較すれば小さくなる。
（２）ベース濃度が高いためにベース抵抗が小さくなる
。
。
（３）高い電流増幅率が得られる。
これらメリットはトランジスタの高速化あるいは低雑音
化にとって非常に有利であるが、実際にはシリコントラ
ンジスタに比較して性能のすぐれたＨＢＴは出現してい
ない。
化にとって非常に有利であるが、実際にはシリコントラ
ンジスタに比較して性能のすぐれたＨＢＴは出現してい
ない。
これは従来のＨＢＴの構造がメサ構造であり、シリコン
トランジスタで実現されているような微細な構造が出来
にくいのが主な理由である。更に具体的に説明すると、
ベース・コレクタ間接合面積を小さくすることが出来に
くいために、接合容量を小さくすることが出来ない。こ
のコレクタ容量は本発明で扱う狭いベースを有するトラ
ンジスタにおいてはスイッチング速度に比例的に影響す
るため第１図に示すようなＨＢＴではスイッチング速度
を高めるのは困難であった。
トランジスタで実現されているような微細な構造が出来
にくいのが主な理由である。更に具体的に説明すると、
ベース・コレクタ間接合面積を小さくすることが出来に
くいために、接合容量を小さくすることが出来ない。こ
のコレクタ容量は本発明で扱う狭いベースを有するトラ
ンジスタにおいてはスイッチング速度に比例的に影響す
るため第１図に示すようなＨＢＴではスイッチング速度
を高めるのは困難であった。
本発明は前述した問題点に鑑みなされたものであり、絶
縁性または半絶縁性の半導体基板を用いたベース・コレ
クタ間の接合容量の小さいＨＢＴとしての半導体装置を
提供することを目的とする。
縁性または半絶縁性の半導体基板を用いたベース・コレ
クタ間の接合容量の小さいＨＢＴとしての半導体装置を
提供することを目的とする。
本発明は絶縁性あるいは半絶縁性の半導体基板の表面部
に設けられた第１導電型の領域と、半導体基板の表面上
部あるいは表面部に設けられ、第２導電型の領域と、第
１導電型の領域及び第２導電型の領域の上部に設けられ
、かつ半導体基板よりも大きなバンドギャップエネルギ
を有する第１導電型の半導体領域とを具備する半導体装
置において、第２導電型の領域の一部のみが第１導電型
の領域と整流性接合を形成し、他の第２導電型の領域は
半導体基板の表面上部あるいは表面部に設けられている
ことを特徴とする半導体装置であり、この構造の特徴は
、絶縁性あるいは半絶縁性の半導体基板の表面にコレク
タ領域を設け、ベース領域はこのコレクタ領域と一部分
でのみ接合を形成し、他のベース領域すなわち外部ベー
ス領域のほとんどが半導体基板上に設けられていること
である。
に設けられた第１導電型の領域と、半導体基板の表面上
部あるいは表面部に設けられ、第２導電型の領域と、第
１導電型の領域及び第２導電型の領域の上部に設けられ
、かつ半導体基板よりも大きなバンドギャップエネルギ
を有する第１導電型の半導体領域とを具備する半導体装
置において、第２導電型の領域の一部のみが第１導電型
の領域と整流性接合を形成し、他の第２導電型の領域は
半導体基板の表面上部あるいは表面部に設けられている
ことを特徴とする半導体装置であり、この構造の特徴は
、絶縁性あるいは半絶縁性の半導体基板の表面にコレク
タ領域を設け、ベース領域はこのコレクタ領域と一部分
でのみ接合を形成し、他のベース領域すなわち外部ベー
ス領域のほとんどが半導体基板上に設けられていること
である。
次に本発明の半導体装置の一実施例を第２図により説明
する。
する。
即ち絶縁性ＧａＡｓ基板（１１）の表面部にはコレクタ
領域（１４）としてのＮ型ＧａＡｓ領域が形成されてい
る。
領域（１４）としてのＮ型ＧａＡｓ領域が形成されてい
る。
このコレクタ領域（１４）は例えばキャリア濃度が１０
１６ｃｍ−３厚みが０．５μｍである。コレクタ領域（
１４）の表面上部から絶縁性ＧａＡｓ基板（１１）の表
面上部にかけてはベース領域（１５）としてのＰ型Ｇａ
Ａｓ層が形成されている。このベース領域（１５）は例
えばキャリア濃度が４×１０１８ｃｍ−３、厚みが０．
２μｍである。
１６ｃｍ−３厚みが０．５μｍである。コレクタ領域（
１４）の表面上部から絶縁性ＧａＡｓ基板（１１）の表
面上部にかけてはベース領域（１５）としてのＰ型Ｇａ
Ａｓ層が形成されている。このベース領域（１５）は例
えばキャリア濃度が４×１０１８ｃｍ−３、厚みが０．
２μｍである。
このベース領域（１５）は後述するエミッタ領域（１６
）付近では絶縁性ＧａＡｓ基板（１１）上に設けられて
いるコレクタ領域（１４）と接合するがその他のベース
領域（１５）は絶縁性ＧａＡｓ基板（１１）上に設けら
れている。このコレクタ領域（１４）ベース領域（１５
）を介してエミッタ領域（１６）としてのＮ型ＡｌＧａ
Ａｓ層が設けられており、このエミッタ領域（１６）は
キャリア濃度が５×１０１６ｃｍ−３、厚みが０．５μ
ｍである。このエミッタ領域（１６）上には０．２μｍ
厚のＮ型ＧａＡｓ層からなるキャップ層（１７）が設け
られ、ＨＢＴとしての半導体装置が完成される。
）付近では絶縁性ＧａＡｓ基板（１１）上に設けられて
いるコレクタ領域（１４）と接合するがその他のベース
領域（１５）は絶縁性ＧａＡｓ基板（１１）上に設けら
れている。このコレクタ領域（１４）ベース領域（１５
）を介してエミッタ領域（１６）としてのＮ型ＡｌＧａ
Ａｓ層が設けられており、このエミッタ領域（１６）は
キャリア濃度が５×１０１６ｃｍ−３、厚みが０．５μ
ｍである。このエミッタ領域（１６）上には０．２μｍ
厚のＮ型ＧａＡｓ層からなるキャップ層（１７）が設け
られ、ＨＢＴとしての半導体装置が完成される。
次に第３図により本実施例の製造工程を説明し、本実施
例の構成と効果を明らかにする。
例の構成と効果を明らかにする。
先ず第３図（ａ）に示すようにアンドープ絶縁性ＧａＡ
ｓ基板（１１）上にＳｉＯ２膜（１２）をＣＶＤ法によ
り被着したのち、通常の光蝕刻技術を用いてフォトレジ
ストパターン（１３）を形成し、Ｓｉ＋をイオン注入す
る。
ｓ基板（１１）上にＳｉＯ２膜（１２）をＣＶＤ法によ
り被着したのち、通常の光蝕刻技術を用いてフォトレジ
ストパターン（１３）を形成し、Ｓｉ＋をイオン注入す
る。
この注入条件はＧａＡｓ基板（１１）表面近くにピーク
濃度がくるようにする。
濃度がくるようにする。
引き続いてフォトレジスト（１３）をマスクにしてＳｉ
Ｏ２膜（１２）をエッチングした後、再びＳｉ＋をイオ
ン注入して基板表面部（深さ０．５μｍ）にＳｉ＋イオ
ン注入層を形成する。ついで第３図（ｂ）に示すように
フォトレジスト（１３）、ＳｉＯ２膜（１２）をすべて
除去し、８００℃のＡｓＨ３Ｈ２雰囲気でアニールする
ことにより、キャリア濃度〜１０１６ｃｍ−３、深さ〜
０．５μｍのコレクタ領域（１４）としてのＮ型ＧａＡ
ｓ領域が形成される。
Ｏ２膜（１２）をエッチングした後、再びＳｉ＋をイオ
ン注入して基板表面部（深さ０．５μｍ）にＳｉ＋イオ
ン注入層を形成する。ついで第３図（ｂ）に示すように
フォトレジスト（１３）、ＳｉＯ２膜（１２）をすべて
除去し、８００℃のＡｓＨ３Ｈ２雰囲気でアニールする
ことにより、キャリア濃度〜１０１６ｃｍ−３、深さ〜
０．５μｍのコレクタ領域（１４）としてのＮ型ＧａＡ
ｓ領域が形成される。
次に第３図（ｃ）に示すようにキャリア濃度４×１０１
８ｃｍ−３のベース領域用としてのＰ型ＧａＡｓ層（１
５１）を例えばＢｅをドーパントとし、分子線エピタキ
シ法（ＭＢＥ法）により厚さ０．２μｍ程、形成し、更
にＳｉをドーパントとしてキャリア濃度５×１０１６ｃ
ｍ−３のエミッタ領域用としてのＮ型ＡｌＧａＡｓ層（
１６１）を同じくＭＢＥ法により、厚さ０．５μｍ形成
する。またキャップ層用としてのＮ型ＧａＡｓ層（１７
１）をＳｉをドーパントとして０．２μｍ形成する。
８ｃｍ−３のベース領域用としてのＰ型ＧａＡｓ層（１
５１）を例えばＢｅをドーパントとし、分子線エピタキ
シ法（ＭＢＥ法）により厚さ０．２μｍ程、形成し、更
にＳｉをドーパントとしてキャリア濃度５×１０１６ｃ
ｍ−３のエミッタ領域用としてのＮ型ＡｌＧａＡｓ層（
１６１）を同じくＭＢＥ法により、厚さ０．５μｍ形成
する。またキャップ層用としてのＮ型ＧａＡｓ層（１７
１）をＳｉをドーパントとして０．２μｍ形成する。
次に通常の光蝕刻法を用いて第３図（ｄ）に示すように
ＡｌＧａＡｓ層（１６１）及びＮ型ＧａＡｓ層（１７１
）をそれぞれエミッタ領域（１６）、キャップ層（１７
）を残してエッチング除去する。
ＡｌＧａＡｓ層（１６１）及びＮ型ＧａＡｓ層（１７１
）をそれぞれエミッタ領域（１６）、キャップ層（１７
）を残してエッチング除去する。
更に通常の光蝕刻法を用いて第３図（ｅ）に示すように
Ｐ型ＧａＡｓ層（１５１）をベース領域（１５）を残し
てエッチング除去し、本実施例のＨＢＴが得られる。
Ｐ型ＧａＡｓ層（１５１）をベース領域（１５）を残し
てエッチング除去し、本実施例のＨＢＴが得られる。
勿論キャップ層（１７）上、ベース領域（１５）上、コ
レクタ領域（１４）上にはＡｕＧｅ系のオーミック電極
などが形成される。
レクタ領域（１４）上にはＡｕＧｅ系のオーミック電極
などが形成される。
以上の工程及び構造からわかるように本実施例のＨＢＴ
においては、ベース・コレクタ接合はエミッタのある領
域のごく近傍のみにあり、いわゆる外部ベース例えば電
極をとるためのベース領域（１５）は絶縁性ＧａＡｓ基
板（１１）上にあるためコレクタ容量は極めて小さくな
っている。従って従来大きなコレクタ容量のために制限
されていたスイッチングスピード、即ち、ＨＢＴの高速
性は本実施例によって大きく改善できる。また、集積回
路を構成するに当っては本実施例は絶縁性基板を用いて
いるため素子分離が容易という特徴も有している。
においては、ベース・コレクタ接合はエミッタのある領
域のごく近傍のみにあり、いわゆる外部ベース例えば電
極をとるためのベース領域（１５）は絶縁性ＧａＡｓ基
板（１１）上にあるためコレクタ容量は極めて小さくな
っている。従って従来大きなコレクタ容量のために制限
されていたスイッチングスピード、即ち、ＨＢＴの高速
性は本実施例によって大きく改善できる。また、集積回
路を構成するに当っては本実施例は絶縁性基板を用いて
いるため素子分離が容易という特徴も有している。
なお前述した実施例ではベース領域をＭＢＥ法により形
成したが、これに限定されるものではなく、インプラな
どの手段により基板表面部にコレクタ領域形成と同様に
形成してもよい。
成したが、これに限定されるものではなく、インプラな
どの手段により基板表面部にコレクタ領域形成と同様に
形成してもよい。
更に第４図に示すようにベース領域（１５）（１８）を
イオン注入とＭＢＥの併用により形成すれば更にベース
抵抗の低いＨＢＴを実現でき、よりスイッチングスピー
ドを改善できる。
イオン注入とＭＢＥの併用により形成すれば更にベース
抵抗の低いＨＢＴを実現でき、よりスイッチングスピー
ドを改善できる。
上述のように本発明の半導体装置としてのＨＢＴは、ベ
ースコレクタ間の接合容量が小さい、スイッチングスピ
ードが早い効果がある。
ースコレクタ間の接合容量が小さい、スイッチングスピ
ードが早い効果がある。
第１図は従来の半導体装置の一例を示す説明用断面図、
第２図は本発明の半導体装置の一実施例を示す説明用断
面図、第３図は本発明の半導体装置の一実施例の製造工
程を順に示す説明用断面図、第４図は本発明の半導体装
置の他の実施例を示す説明用断面図である。 １、１１・・・絶縁性ＧａＡｓ基板 ４、１４・・・コレクタ領域 ５、１５、１８・・・ベ
ース領域６、１６・・・エミッタ領域 ７、１７・・・
キャップ層代理人 弁理士 井 上 一 男 第 Ｉ Ｖ （ｄ） （Ｃ） （ｅ） 第２図 （ｂ） ム ｔｄ） ７ 特許１長は若杉和夫殿 ■、ル件の表示 昭和５８年峙許顛ｉ１！ １１５１２４号２、発明の名
称 半導体装置 ：３、補正音する箭 事件との関係 ｌ寺ａ′：「出＋ｒＫｉ人（３０７）東
京芝浦電気株式会社 ４、代理人 〒１４４ 東京都太田区Ｍ１７田４丁目４１番１１号第−小野田ビ
ル 弁上特許事務所内 ゛電話 ７３６−３５５８ （，３２５７）弁理士弁上−男 補正命令の日付 昭和５８年９月７日（発送日 １ｉＦ３Ｌ０５８年９月
２７日）６、補正の対象 図 面 ７、補正の内容 原図１ＴＩを添付図面のように訂正する。 以上 第 １ 図 〆 ウ ＜ り （り） （Ｃン Ｃｅ） 富２図 ＋−ニーＪｌ ｒｂ） ム （ｄ、） ７ 、；Ｉ ダ １゛乙 ３
第２図は本発明の半導体装置の一実施例を示す説明用断
面図、第３図は本発明の半導体装置の一実施例の製造工
程を順に示す説明用断面図、第４図は本発明の半導体装
置の他の実施例を示す説明用断面図である。 １、１１・・・絶縁性ＧａＡｓ基板 ４、１４・・・コレクタ領域 ５、１５、１８・・・ベ
ース領域６、１６・・・エミッタ領域 ７、１７・・・
キャップ層代理人 弁理士 井 上 一 男 第 Ｉ Ｖ （ｄ） （Ｃ） （ｅ） 第２図 （ｂ） ム ｔｄ） ７ 特許１長は若杉和夫殿 ■、ル件の表示 昭和５８年峙許顛ｉ１！ １１５１２４号２、発明の名
称 半導体装置 ：３、補正音する箭 事件との関係 ｌ寺ａ′：「出＋ｒＫｉ人（３０７）東
京芝浦電気株式会社 ４、代理人 〒１４４ 東京都太田区Ｍ１７田４丁目４１番１１号第−小野田ビ
ル 弁上特許事務所内 ゛電話 ７３６−３５５８ （，３２５７）弁理士弁上−男 補正命令の日付 昭和５８年９月７日（発送日 １ｉＦ３Ｌ０５８年９月
２７日）６、補正の対象 図 面 ７、補正の内容 原図１ＴＩを添付図面のように訂正する。 以上 第 １ 図 〆 ウ ＜ り （り） （Ｃン Ｃｅ） 富２図 ＋−ニーＪｌ ｒｂ） ム （ｄ、） ７ 、；Ｉ ダ １゛乙 ３
Claims (1)
- 絶縁性あるいは半絶縁性の半導体基板の表面部に選択的
に設けられた第１導電型の領域と、前記半導体基板の表
面上部あるいは表面部に設けられた第２導電型の領域と
、前記第１導電型の領域及び前記第２導電型の領域の上
部に設けられ、かつ前記半導体基板よりも大きなバンド
ギャップエネルギを有する第１導電型の半導体領域とを
具備する半導体装置において、前記第２導電型の領域の
一部のみが前記第１導電型の領域と整流性接合を形成し
、他の第２導電型の領域は前記半導体基板の表面上部あ
るいは表面部に設けられていることを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58115124A JPS607771A (ja) | 1983-06-28 | 1983-06-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58115124A JPS607771A (ja) | 1983-06-28 | 1983-06-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS607771A true JPS607771A (ja) | 1985-01-16 |
Family
ID=14654854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58115124A Pending JPS607771A (ja) | 1983-06-28 | 1983-06-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607771A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61268061A (ja) * | 1985-05-23 | 1986-11-27 | Agency Of Ind Science & Technol | ホツト・エレクトロン・トランジスタ及びその製造方法 |
| JPS6249657A (ja) * | 1985-08-29 | 1987-03-04 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
| JPS6249660A (ja) * | 1985-08-29 | 1987-03-04 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
| JPS6249658A (ja) * | 1985-08-29 | 1987-03-04 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
| JPS6249656A (ja) * | 1985-08-29 | 1987-03-04 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
| JPS6281759A (ja) * | 1985-10-05 | 1987-04-15 | Fujitsu Ltd | ヘテロ接合型バイポ−ラ・トランジスタ構造 |
| JPS62295459A (ja) * | 1986-06-16 | 1987-12-22 | Hitachi Ltd | 半導体装置 |
| JPS63318778A (ja) * | 1987-06-22 | 1988-12-27 | Nec Corp | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
| US5147775A (en) * | 1987-07-24 | 1992-09-15 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a high-frequency bipolar transistor |
| US5252841A (en) * | 1991-05-09 | 1993-10-12 | Hughes Aircraft Company | Heterojunction bipolar transistor structure having low base-collector capacitance, and method of fabricating the same |
-
1983
- 1983-06-28 JP JP58115124A patent/JPS607771A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61268061A (ja) * | 1985-05-23 | 1986-11-27 | Agency Of Ind Science & Technol | ホツト・エレクトロン・トランジスタ及びその製造方法 |
| JPS6249657A (ja) * | 1985-08-29 | 1987-03-04 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
| JPS6249660A (ja) * | 1985-08-29 | 1987-03-04 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
| JPS6249658A (ja) * | 1985-08-29 | 1987-03-04 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
| JPS6249656A (ja) * | 1985-08-29 | 1987-03-04 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
| JPS6281759A (ja) * | 1985-10-05 | 1987-04-15 | Fujitsu Ltd | ヘテロ接合型バイポ−ラ・トランジスタ構造 |
| JPS62295459A (ja) * | 1986-06-16 | 1987-12-22 | Hitachi Ltd | 半導体装置 |
| JPS63318778A (ja) * | 1987-06-22 | 1988-12-27 | Nec Corp | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
| US5147775A (en) * | 1987-07-24 | 1992-09-15 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a high-frequency bipolar transistor |
| US5252841A (en) * | 1991-05-09 | 1993-10-12 | Hughes Aircraft Company | Heterojunction bipolar transistor structure having low base-collector capacitance, and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5298438A (en) | Method of reducing extrinsic base-collector capacitance in bipolar transistors | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JP3294461B2 (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| JPS607771A (ja) | 半導体装置 | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| US5434091A (en) | Method for making collector up bipolar transistors having reducing junction capacitance and increasing current gain | |
| JPH05109750A (ja) | 半導体装置及びその製造方法 | |
| US5757039A (en) | Collector up heterojunction bipolar transistor | |
| US5700701A (en) | Method for reducing junction capacitance and increasing current gain in collector-up bipolar transistors | |
| JP2007005406A (ja) | ヘテロ接合バイポーラトランジスタ及び製造方法 | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP3358901B2 (ja) | 化合物半導体装置の製造方法 | |
| JP4092597B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6354767A (ja) | バイポ−ラトランジスタとその製造方法 | |
| JPS61280665A (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JPH1154522A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS60164358A (ja) | 半導体装置の製造方法 | |
| JPH0460340B2 (ja) | ||
| JP3715477B2 (ja) | バイポーラトランジスタ | |
| JP2814984B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP2803147B2 (ja) | バイポーラトランジスタ | |
| JP2504767B2 (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPH01187863A (ja) | 半導体装置 | |
| JPS6378571A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS63244679A (ja) | ヘテロ接合バイポ−ラトランジスタ |