JPH02263205A - Programmable controller remote I/O device - Google Patents
Programmable controller remote I/O deviceInfo
- Publication number
- JPH02263205A JPH02263205A JP8426489A JP8426489A JPH02263205A JP H02263205 A JPH02263205 A JP H02263205A JP 8426489 A JP8426489 A JP 8426489A JP 8426489 A JP8426489 A JP 8426489A JP H02263205 A JPH02263205 A JP H02263205A
- Authority
- JP
- Japan
- Prior art keywords
- remote
- signal
- abnormality
- confirming
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
Description
【発明の詳細な説明】
(発明の分野)
この発明は、CPU装置からの動作異常の問い合わせに
回答することのできるプログラマブル・コントローラの
リモートI10装置に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a remote I10 device for a programmable controller that can respond to inquiries about operational abnormalities from a CPU device.
(発明の概要)
この発明は、リモートI10装置の動作を確認するため
にCPU装置から出力された確認用信号が入力されると
、自装置が正常に動作していることをあらわした応答信
号をCPU装置への入力信号として出力する応答信号出
力回路をリモートI10装置に備えたことにより、通信
異常を発生したリモートI10装置を識別して通信系統
から除外することを容易にしたものである。(Summary of the Invention) The present invention provides, when a confirmation signal output from a CPU device is input to confirm the operation of a remote I10 device, a response signal indicating that the remote I10 device is operating normally. By equipping the remote I10 device with a response signal output circuit that outputs the response signal as an input signal to the CPU device, it is possible to easily identify a remote I10 device in which a communication abnormality has occurred and exclude it from the communication system.
(従来技術とその問題点)
従来、プログラマブル・コントローラのリモート11装
置では、CPU装置との通信処理のなかで通信異常が発
生すると、そのリモートI10装置が通信系統から除外
され、残った正常動作のリモートI10装置と通信が再
開されている。(Prior art and its problems) Conventionally, in the remote 11 device of a programmable controller, when a communication abnormality occurs during communication processing with the CPU device, the remote I10 device is excluded from the communication system, and the remaining normal operation is canceled. Communication with the remote I10 device has been resumed.
しかしながら通信異常が発生した場合に、どのリモート
I10装置が異常であるかを判別するのは使用者にとっ
て容易でない場合があり、異常装置の発見に手間取り、
システムのダウン時間が長引くという問題がしばしば発
生している。However, when a communication abnormality occurs, it may not be easy for the user to determine which remote I10 device is abnormal, and it may take time to find the abnormal device.
The problem of prolonged system downtime is often encountered.
(発明の目的)
この発明は上記の問題点を解消するためになされたもの
で、その目的とするところは、CPU装置が、異常発生
したリモートI10装置を容易に特定することのできる
プログラマブル・コントローラのリモートI10装置を
提供することにある。(Object of the Invention) This invention was made to solve the above problems, and its purpose is to provide a programmable controller in which a CPU device can easily identify a remote I10 device in which an abnormality has occurred. The purpose of the present invention is to provide a remote I10 device.
(発明の構成と効果)
この発明は、上記目的を達成するために、リモートI1
0装置の動作を確認するためにCPU装置から出力され
た確認用信号が入力されると、自装置が正常に動作して
いることをあらわした応答信号をCPU装置への入力信
号として出力する応答信号出力回路を有することを特徴
とする。(Structure and Effects of the Invention) In order to achieve the above object, the present invention provides a remote I1
0 When a confirmation signal output from the CPU device is input to confirm the operation of the device, a response that outputs a response signal indicating that the device is operating normally as an input signal to the CPU device. It is characterized by having a signal output circuit.
このように構成したことにより、この発明では、CPU
装置がリモートI10装置の動作を確認するために確認
用信号を出力すると、その確認用信号を受信したリモー
)I10装置は正常動作中の場合、応答信号出力回路が
作動して、応答信号をCPU装置へ返すことにより、異
常の発生しているリモートI10装置が容易に判別され
て、速やかに通信系統から除外される。その結果、異常
発生時のシステムダウン時間を短縮することができる。With this configuration, in this invention, the CPU
When the device outputs a confirmation signal to confirm the operation of the remote I10 device, if the remote I10 device that received the confirmation signal is operating normally, the response signal output circuit is activated and the response signal is sent to the CPU. By returning the information to the device, the remote I10 device in which the abnormality has occurred can be easily identified and promptly removed from the communication system. As a result, system down time when an abnormality occurs can be reduced.
(実施例) 次にこの発明の実施例を図面に基づいて説明する。(Example) Next, embodiments of the present invention will be described based on the drawings.
第1図は、実施例に係るプログラマブル・コントローラ
のリモートI10装置の概略構成を示すブロック図であ
る。FIG. 1 is a block diagram showing a schematic configuration of a remote I10 device of a programmable controller according to an embodiment.
このリモートI10装置は、コネクタ1.全体の制御の
中枢となるMPU (中央処理ユニット)5、およびM
PU5によって制御される入力インターフェース2.出
力インターフェース8.バッファ4.フリップフロップ
6、切換フリップフロップ7、R5−485規格からな
る通信用インターフェース飢 トランスコーダ10によ
り構成される。This remote I10 device has connector 1. MPU (central processing unit) 5, which is the center of overall control, and M
Input interface controlled by PU52. Output interface 8. Buffer 4. It is composed of a flip-flop 6, a switching flip-flop 7, and a communication interface transcoder 10 that complies with the R5-485 standard.
第2図は、応答信号出力回路であるところの切換フリッ
プフロップ7の構成を具体的に示した回路図である。FIG. 2 is a circuit diagram specifically showing the configuration of the switching flip-flop 7, which is a response signal output circuit.
図においてスイッチ11は、図示しないCPU装置がリ
モートI10装置の動作確認の処理をするか否かにより
切換えられるものであり、動作異常を確認する場合は予
め閉じられている。In the figure, the switch 11 is switched depending on whether or not the CPU device (not shown) performs processing for checking the operation of the remote I10 device, and is closed in advance when checking for abnormal operation.
スイッチ11の閉により、バッファ72が0FF1バッ
ファ73.79がONとなり、フリップフロップ6を介
してCPU装置から入力された確認用信号は、バッファ
73を通過しインバータ75を経てカウンタ78に入力
する。カウンタ78には、クロック信号により動作する
シフトレジスタ77が接続されていることにより、所定
時間経過後にバッファ79を経て応答用信号が出力され
る。When the switch 11 is closed, the buffer 72 is turned on, and the FF1 buffers 73 and 79 are turned on, and the confirmation signal input from the CPU device via the flip-flop 6 passes through the buffer 73 and is input to the counter 78 via the inverter 75. A shift register 77 operated by a clock signal is connected to the counter 78, so that a response signal is outputted via a buffer 79 after a predetermined period of time has elapsed.
CPU装置から入力された確認用信号は、ユーザプログ
ラムに書き込まれた通信異常診断処理を実行するときに
発せられるものであり、確認用信号を受信したリモート
I10装置が正常に動作している場合は上述した切換フ
リップフロップ7の作動により応答用信号がCPU装置
に返されて正常に動作していることが確認される。The confirmation signal input from the CPU device is emitted when executing the communication abnormality diagnosis process written in the user program, and if the remote I10 device that received the confirmation signal is operating normally. Due to the operation of the switching flip-flop 7 described above, a response signal is returned to the CPU device, confirming that it is operating normally.
ここでリモートI10装置が故障している場合は、上述
した切換フリップフロップ7の動作も含めて装置の動作
が停止または異常となり応答用信号が出力されていない
ため、CPU装置はこのリモートI10装置に故障が発
生したものとみなし、この装置に関して以後の通信を停
止することができる。If the remote I10 device is out of order, the operation of the device, including the operation of the switching flip-flop 7 described above, will stop or become abnormal and no response signal will be output, so the CPU device will It is assumed that a failure has occurred, and further communication regarding this device can be stopped.
また、CPU装置とリモートI10装置の間で通信異常
診断処理が実行されない場合はスイッチ11は開かれ、
バッファ72がON、バッファ73.79がOFFとな
り、フリップフロップ6を介して入力される確認用信号
が、バッファ72を通過して出力インターフェース8に
到達する。つまり、通信異常診断処理を行わない場合は
、フリップフロップ6を介して入力される本来確認用信
号であるべき信号を通常の出力信号とすることが可能と
なり、リモートI10装置を効率的に用いるとともに拡
張性を持たせたものである。Further, if the communication abnormality diagnosis process is not executed between the CPU device and the remote I10 device, the switch 11 is opened;
The buffer 72 is turned on, the buffers 73 and 79 are turned off, and the confirmation signal input via the flip-flop 6 passes through the buffer 72 and reaches the output interface 8. In other words, when communication abnormality diagnosis processing is not performed, the signal that should originally be a confirmation signal input through the flip-flop 6 can be made into a normal output signal, allowing efficient use of the remote I10 device and It is extensible.
第3図はこの装置のI10メモリマツプである。FIG. 3 is the I10 memory map of this device.
図では16ビツト構成の入力用nチャネルの最上位ビッ
トに応答用信号が、同じく16ビツト構成の出力用(n
+1)チャネルの最上位ビットに確認用信号が割り付け
られている。これら最上位ビット部は、通信異常診断処
理が行われない場合は、通常の人出力信号として用いら
れる。In the figure, the response signal is the most significant bit of the input channel n, which has a 16-bit configuration, and the response signal is the most significant bit of the input n channel, which also has a 16-bit configuration.
+1) A confirmation signal is assigned to the most significant bit of the channel. These most significant bits are used as normal human output signals when communication abnormality diagnosis processing is not performed.
以上のようにこの実施例では、通信異常診断処理を実行
する場合、CPU装置から確認用信号をリモートI10
装置に対し出力し、応答用信号が返されるか否かにより
リモートI10装置の異常を確認することが容易になる
。As described above, in this embodiment, when executing communication abnormality diagnosis processing, a confirmation signal is sent from the CPU device to the remote I10.
It becomes easy to confirm an abnormality in the remote I10 device by outputting the signal to the device and checking whether a response signal is returned.
さらに通信異常診断処理を実行しない場合は、スイッチ
11を切換えて確認用信号を通常の出力信号として出力
させることにより、使い勝手の良い効率的なリモートI
10装置を実現することができる。Furthermore, if the communication abnormality diagnosis process is not to be executed, the switch 11 can be changed to output the confirmation signal as a normal output signal, thereby providing an easy-to-use and efficient remote interface.
10 devices can be realized.
第1図はこの発明の実施例に係るリモーI10装置の概
略構成を示すブロック図、第2図は切換フリップフロッ
プの構成を示す回路図、第3図は装置のI10メモリマ
ツプである。
1・・・コネクタ
2・・・入力インターフェース
4・・・バッファ
5・・・MPU
6・・・フリップフロップ
7・・・切換フリップフロップ
8・・・出力インターフェース
9・・・通信用インターフェース
10・・・トランスコーダ
11・・・スイッチ
71.75・・・インバータ
72.73,76.79・・・バッファ77・・・シフ
トレジスタ
78・・・カウンタFIG. 1 is a block diagram showing a schematic configuration of a remote I10 device according to an embodiment of the present invention, FIG. 2 is a circuit diagram showing the configuration of a switching flip-flop, and FIG. 3 is an I10 memory map of the device. 1... Connector 2... Input interface 4... Buffer 5... MPU 6... Flip-flop 7... Switching flip-flop 8... Output interface 9... Communication interface 10...・Transcoder 11...Switch 71.75...Inverter 72.73, 76.79...Buffer 77...Shift register 78...Counter
Claims (1)
装置から出力された確認用信号が入力されると、自装置
が正常に動作していることをあらわした応答信号をCP
U装置への入力信号として出力する応答信号出力回路を
有することを特徴とするプログラマブル・コントローラ
のリモートI/O装置。1.CPU to check the operation of remote I/O device
When the confirmation signal output from the device is input, the CP sends a response signal indicating that the device is operating normally.
A remote I/O device for a programmable controller, comprising a response signal output circuit that outputs as an input signal to a U device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8426489A JPH02263205A (en) | 1989-04-03 | 1989-04-03 | Programmable controller remote I/O device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8426489A JPH02263205A (en) | 1989-04-03 | 1989-04-03 | Programmable controller remote I/O device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02263205A true JPH02263205A (en) | 1990-10-26 |
Family
ID=13825594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8426489A Pending JPH02263205A (en) | 1989-04-03 | 1989-04-03 | Programmable controller remote I/O device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02263205A (en) |
-
1989
- 1989-04-03 JP JP8426489A patent/JPH02263205A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001814B1 (en) | Direct Memory Access Control | |
| JPH02263205A (en) | Programmable controller remote I/O device | |
| JPH03137732A (en) | Switching system for terminal controller | |
| JPS626269B2 (en) | ||
| JPS6290068A (en) | Standby system monitoring method | |
| JPS6286440A (en) | control system | |
| KR0136437B1 (en) | Redundant circuit of transmitter control device of pager system and its implementation method | |
| JPH05257725A (en) | CPU unit error transmission device | |
| JPH02210515A (en) | System resetting system | |
| JPH01298894A (en) | Data transmitter | |
| JPH01184550A (en) | Test circuit for intermediate controller | |
| JPH04295956A (en) | Telemeter device | |
| JPS62221043A (en) | Monitor circuit for logical unit | |
| JPH02212946A (en) | Fault informing system for information processor | |
| JPH033043A (en) | Semiconductor device | |
| JPS60562A (en) | System change-over controlling device | |
| JPH06161828A (en) | Processor status monitor | |
| JPS63187743A (en) | Line switching equipment | |
| JPS5846455A (en) | Data processor | |
| JPH1165892A (en) | Control device | |
| JPH02176905A (en) | Programmable controller | |
| JPS60205628A (en) | Data transfer system | |
| JPH02168335A (en) | Data processing system | |
| JPH06149686A (en) | Channel interrupt control method | |
| JPH11149391A (en) | Semiconductor integrated circuit |