JPH02263205A - プログラマブル・コントローラのリモートｉ／ｏ装置 - Google Patents
プログラマブル・コントローラのリモートｉ／ｏ装置Info
- Publication number
- JPH02263205A JPH02263205A JP8426489A JP8426489A JPH02263205A JP H02263205 A JPH02263205 A JP H02263205A JP 8426489 A JP8426489 A JP 8426489A JP 8426489 A JP8426489 A JP 8426489A JP H02263205 A JPH02263205 A JP H02263205A
- Authority
- JP
- Japan
- Prior art keywords
- remote
- signal
- abnormality
- confirming
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の分野）
この発明は、ＣＰＵ装置からの動作異常の問い合わせに
回答することのできるプログラマブル・コントローラの
リモートＩ１０装置に関する。
回答することのできるプログラマブル・コントローラの
リモートＩ１０装置に関する。
（発明の概要）
この発明は、リモートＩ１０装置の動作を確認するため
にＣＰＵ装置から出力された確認用信号が入力されると
、自装置が正常に動作していることをあらわした応答信
号をＣＰＵ装置への入力信号として出力する応答信号出
力回路をリモートＩ１０装置に備えたことにより、通信
異常を発生したリモートＩ１０装置を識別して通信系統
から除外することを容易にしたものである。
にＣＰＵ装置から出力された確認用信号が入力されると
、自装置が正常に動作していることをあらわした応答信
号をＣＰＵ装置への入力信号として出力する応答信号出
力回路をリモートＩ１０装置に備えたことにより、通信
異常を発生したリモートＩ１０装置を識別して通信系統
から除外することを容易にしたものである。
（従来技術とその問題点）
従来、プログラマブル・コントローラのリモート１１装
置では、ＣＰＵ装置との通信処理のなかで通信異常が発
生すると、そのリモートＩ１０装置が通信系統から除外
され、残った正常動作のリモートＩ１０装置と通信が再
開されている。
置では、ＣＰＵ装置との通信処理のなかで通信異常が発
生すると、そのリモートＩ１０装置が通信系統から除外
され、残った正常動作のリモートＩ１０装置と通信が再
開されている。
しかしながら通信異常が発生した場合に、どのリモート
Ｉ１０装置が異常であるかを判別するのは使用者にとっ
て容易でない場合があり、異常装置の発見に手間取り、
システムのダウン時間が長引くという問題がしばしば発
生している。
Ｉ１０装置が異常であるかを判別するのは使用者にとっ
て容易でない場合があり、異常装置の発見に手間取り、
システムのダウン時間が長引くという問題がしばしば発
生している。
（発明の目的）
この発明は上記の問題点を解消するためになされたもの
で、その目的とするところは、ＣＰＵ装置が、異常発生
したリモートＩ１０装置を容易に特定することのできる
プログラマブル・コントローラのリモートＩ１０装置を
提供することにある。
で、その目的とするところは、ＣＰＵ装置が、異常発生
したリモートＩ１０装置を容易に特定することのできる
プログラマブル・コントローラのリモートＩ１０装置を
提供することにある。
（発明の構成と効果）
この発明は、上記目的を達成するために、リモートＩ１
０装置の動作を確認するためにＣＰＵ装置から出力され
た確認用信号が入力されると、自装置が正常に動作して
いることをあらわした応答信号をＣＰＵ装置への入力信
号として出力する応答信号出力回路を有することを特徴
とする。
０装置の動作を確認するためにＣＰＵ装置から出力され
た確認用信号が入力されると、自装置が正常に動作して
いることをあらわした応答信号をＣＰＵ装置への入力信
号として出力する応答信号出力回路を有することを特徴
とする。
このように構成したことにより、この発明では、ＣＰＵ
装置がリモートＩ１０装置の動作を確認するために確認
用信号を出力すると、その確認用信号を受信したリモー
）Ｉ１０装置は正常動作中の場合、応答信号出力回路が
作動して、応答信号をＣＰＵ装置へ返すことにより、異
常の発生しているリモートＩ１０装置が容易に判別され
て、速やかに通信系統から除外される。その結果、異常
発生時のシステムダウン時間を短縮することができる。
装置がリモートＩ１０装置の動作を確認するために確認
用信号を出力すると、その確認用信号を受信したリモー
）Ｉ１０装置は正常動作中の場合、応答信号出力回路が
作動して、応答信号をＣＰＵ装置へ返すことにより、異
常の発生しているリモートＩ１０装置が容易に判別され
て、速やかに通信系統から除外される。その結果、異常
発生時のシステムダウン時間を短縮することができる。
（実施例）
次にこの発明の実施例を図面に基づいて説明する。
第１図は、実施例に係るプログラマブル・コントローラ
のリモートＩ１０装置の概略構成を示すブロック図であ
る。
のリモートＩ１０装置の概略構成を示すブロック図であ
る。
このリモートＩ１０装置は、コネクタ１．全体の制御の
中枢となるＭＰＵ （中央処理ユニット）５、およびＭ
ＰＵ５によって制御される入力インターフェース２．出
力インターフェース８．バッファ４．フリップフロップ
６、切換フリップフロップ７、Ｒ５−４８５規格からな
る通信用インターフェース飢 トランスコーダ１０によ
り構成される。
中枢となるＭＰＵ （中央処理ユニット）５、およびＭ
ＰＵ５によって制御される入力インターフェース２．出
力インターフェース８．バッファ４．フリップフロップ
６、切換フリップフロップ７、Ｒ５−４８５規格からな
る通信用インターフェース飢 トランスコーダ１０によ
り構成される。
第２図は、応答信号出力回路であるところの切換フリッ
プフロップ７の構成を具体的に示した回路図である。
プフロップ７の構成を具体的に示した回路図である。
図においてスイッチ１１は、図示しないＣＰＵ装置がリ
モートＩ１０装置の動作確認の処理をするか否かにより
切換えられるものであり、動作異常を確認する場合は予
め閉じられている。
モートＩ１０装置の動作確認の処理をするか否かにより
切換えられるものであり、動作異常を確認する場合は予
め閉じられている。
スイッチ１１の閉により、バッファ７２が０ＦＦ１バッ
ファ７３．７９がＯＮとなり、フリップフロップ６を介
してＣＰＵ装置から入力された確認用信号は、バッファ
７３を通過しインバータ７５を経てカウンタ７８に入力
する。カウンタ７８には、クロック信号により動作する
シフトレジスタ７７が接続されていることにより、所定
時間経過後にバッファ７９を経て応答用信号が出力され
る。
ファ７３．７９がＯＮとなり、フリップフロップ６を介
してＣＰＵ装置から入力された確認用信号は、バッファ
７３を通過しインバータ７５を経てカウンタ７８に入力
する。カウンタ７８には、クロック信号により動作する
シフトレジスタ７７が接続されていることにより、所定
時間経過後にバッファ７９を経て応答用信号が出力され
る。
ＣＰＵ装置から入力された確認用信号は、ユーザプログ
ラムに書き込まれた通信異常診断処理を実行するときに
発せられるものであり、確認用信号を受信したリモート
Ｉ１０装置が正常に動作している場合は上述した切換フ
リップフロップ７の作動により応答用信号がＣＰＵ装置
に返されて正常に動作していることが確認される。
ラムに書き込まれた通信異常診断処理を実行するときに
発せられるものであり、確認用信号を受信したリモート
Ｉ１０装置が正常に動作している場合は上述した切換フ
リップフロップ７の作動により応答用信号がＣＰＵ装置
に返されて正常に動作していることが確認される。
ここでリモートＩ１０装置が故障している場合は、上述
した切換フリップフロップ７の動作も含めて装置の動作
が停止または異常となり応答用信号が出力されていない
ため、ＣＰＵ装置はこのリモートＩ１０装置に故障が発
生したものとみなし、この装置に関して以後の通信を停
止することができる。
した切換フリップフロップ７の動作も含めて装置の動作
が停止または異常となり応答用信号が出力されていない
ため、ＣＰＵ装置はこのリモートＩ１０装置に故障が発
生したものとみなし、この装置に関して以後の通信を停
止することができる。
また、ＣＰＵ装置とリモートＩ１０装置の間で通信異常
診断処理が実行されない場合はスイッチ１１は開かれ、
バッファ７２がＯＮ、バッファ７３．７９がＯＦＦとな
り、フリップフロップ６を介して入力される確認用信号
が、バッファ７２を通過して出力インターフェース８に
到達する。つまり、通信異常診断処理を行わない場合は
、フリップフロップ６を介して入力される本来確認用信
号であるべき信号を通常の出力信号とすることが可能と
なり、リモートＩ１０装置を効率的に用いるとともに拡
張性を持たせたものである。
診断処理が実行されない場合はスイッチ１１は開かれ、
バッファ７２がＯＮ、バッファ７３．７９がＯＦＦとな
り、フリップフロップ６を介して入力される確認用信号
が、バッファ７２を通過して出力インターフェース８に
到達する。つまり、通信異常診断処理を行わない場合は
、フリップフロップ６を介して入力される本来確認用信
号であるべき信号を通常の出力信号とすることが可能と
なり、リモートＩ１０装置を効率的に用いるとともに拡
張性を持たせたものである。
第３図はこの装置のＩ１０メモリマツプである。
図では１６ビツト構成の入力用ｎチャネルの最上位ビッ
トに応答用信号が、同じく１６ビツト構成の出力用（ｎ
＋１）チャネルの最上位ビットに確認用信号が割り付け
られている。これら最上位ビット部は、通信異常診断処
理が行われない場合は、通常の人出力信号として用いら
れる。
トに応答用信号が、同じく１６ビツト構成の出力用（ｎ
＋１）チャネルの最上位ビットに確認用信号が割り付け
られている。これら最上位ビット部は、通信異常診断処
理が行われない場合は、通常の人出力信号として用いら
れる。
以上のようにこの実施例では、通信異常診断処理を実行
する場合、ＣＰＵ装置から確認用信号をリモートＩ１０
装置に対し出力し、応答用信号が返されるか否かにより
リモートＩ１０装置の異常を確認することが容易になる
。
する場合、ＣＰＵ装置から確認用信号をリモートＩ１０
装置に対し出力し、応答用信号が返されるか否かにより
リモートＩ１０装置の異常を確認することが容易になる
。
さらに通信異常診断処理を実行しない場合は、スイッチ
１１を切換えて確認用信号を通常の出力信号として出力
させることにより、使い勝手の良い効率的なリモートＩ
１０装置を実現することができる。
１１を切換えて確認用信号を通常の出力信号として出力
させることにより、使い勝手の良い効率的なリモートＩ
１０装置を実現することができる。
第１図はこの発明の実施例に係るリモーＩ１０装置の概
略構成を示すブロック図、第２図は切換フリップフロッ
プの構成を示す回路図、第３図は装置のＩ１０メモリマ
ツプである。 １・・・コネクタ ２・・・入力インターフェース ４・・・バッファ ５・・・ＭＰＵ ６・・・フリップフロップ ７・・・切換フリップフロップ ８・・・出力インターフェース ９・・・通信用インターフェース １０・・・トランスコーダ １１・・・スイッチ ７１．７５・・・インバータ ７２．７３，７６．７９・・・バッファ７７・・・シフ
トレジスタ ７８・・・カウンタ
略構成を示すブロック図、第２図は切換フリップフロッ
プの構成を示す回路図、第３図は装置のＩ１０メモリマ
ツプである。 １・・・コネクタ ２・・・入力インターフェース ４・・・バッファ ５・・・ＭＰＵ ６・・・フリップフロップ ７・・・切換フリップフロップ ８・・・出力インターフェース ９・・・通信用インターフェース １０・・・トランスコーダ １１・・・スイッチ ７１．７５・・・インバータ ７２．７３，７６．７９・・・バッファ７７・・・シフ
トレジスタ ７８・・・カウンタ
Claims (1)
- １、リモートＩ／Ｏ装置の動作を確認するためにＣＰＵ
装置から出力された確認用信号が入力されると、自装置
が正常に動作していることをあらわした応答信号をＣＰ
Ｕ装置への入力信号として出力する応答信号出力回路を
有することを特徴とするプログラマブル・コントローラ
のリモートＩ／Ｏ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8426489A JPH02263205A (ja) | 1989-04-03 | 1989-04-03 | プログラマブル・コントローラのリモートｉ／ｏ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8426489A JPH02263205A (ja) | 1989-04-03 | 1989-04-03 | プログラマブル・コントローラのリモートｉ／ｏ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02263205A true JPH02263205A (ja) | 1990-10-26 |
Family
ID=13825594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8426489A Pending JPH02263205A (ja) | 1989-04-03 | 1989-04-03 | プログラマブル・コントローラのリモートｉ／ｏ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02263205A (ja) |
-
1989
- 1989-04-03 JP JP8426489A patent/JPH02263205A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001814B1 (ko) | 다이렉트 메모리 액세스 제어장치 | |
| JPH02263205A (ja) | プログラマブル・コントローラのリモートｉ／ｏ装置 | |
| JPH03137732A (ja) | 端末制御装置の切換え方式 | |
| JPS6290068A (ja) | 予備系監視方式 | |
| JPS6286440A (ja) | 制御システム | |
| JP3008914B2 (ja) | 半導体集積回路 | |
| JPH05257725A (ja) | Ｃｐｕユニットのエラー伝達装置 | |
| JPH02210515A (ja) | システムのリセット方式 | |
| JPH0324601A (ja) | 制御方法 | |
| JPH01298894A (ja) | データ伝送装置 | |
| JPH01184550A (ja) | 中間制御装置のテスト回路 | |
| JPH04295956A (ja) | テレメータ装置 | |
| JPS62221043A (ja) | 論理装置の監視回路 | |
| JPH02212946A (ja) | 情報処理装置の障害通知方式 | |
| JPH02245853A (ja) | データ処理装置 | |
| JPH033043A (ja) | 半導体装置 | |
| JPH06161828A (ja) | プロセッサ状態監視部 | |
| JPS63187743A (ja) | 回線切換装置 | |
| JPS5846455A (ja) | デ−タ処理装置 | |
| JPH1165892A (ja) | 制御装置 | |
| JPH02176905A (ja) | プログラマブル・コントローラ | |
| JPS59221131A (ja) | デ−タ伝送ステ−シヨン | |
| JPS60205628A (ja) | デ−タ転送方式 | |
| JPS61227451A (ja) | シリアルデ−タ通信制御用集積回路 | |
| JPH02196316A (ja) | 共通バス接続装置 |