JPH02263245A - ロジックアナライザ支援装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

ｒ産業上の利用分野】 この発明は、ロジックアナライザで行ったディジタル信
号の解析結果の内容を容易に判定できるようにするロジ
ックアナライザ支援装置に関するものである。

【従来の技術】

第２図は例えば電子雑誌「エレクトロニクス」第２７巻
１２号１１７７〜１１８８頁（昭和５７年１１月１日発
行）に示された従来のロジックアナライザ（ＬＡ）を示
すブロック接続図であり、図において、１０はロジック
アナライザ（ＬＡ）によって動作タイミングが解析され
る対象の情報処理装置、３１０は被解析対象の情報処理
装置１０からロジックアナライザ（ＬＡ）に入力される
アドレス情報、データ情報、コントロール信号、ステー
タス信号。 エラー情報などを含む動作情報、１は動作情報Ｓ１０の
論理レベルを判定するコンパレータ、２はコンパレータ
１の出力信号Ｓ１をサンプリングするサンプリング回路
、３はコンパレータ１の出力信号Ｓ１のうち、外部クロ
ックに相当する信号とデータ処理・制御部７からの内部
クロック及びクロック設定情報Ｓ３７を基にクロックＳ
３を生成するクロックジェネレータ、４はサンプリング
された入力データ３２．クロックＳ３及びデータ処理制
御部７からのトリガトレース設定情報３４７を基に、ト
リガ及びトレース条件の設定、判定を行うトリガジェネ
レータ、５はトリガジェネレータ４からの書込み信号、
トリガ信号Ｓ４及びデータ処理・制御部７からの情報３
５７などにより、メモリ回路６のアドレス情報、リード
ライト情報Ｓ５を生成するメモリコントロール回路、６
はサンプリングされた入力データＳ２を、アドレス情報
。 リードライト情報５５等に基づき記憶し又は記憶したデ
ータを出力するメモリ回路、７はメモリ回路６からの情
報Ｓ６を読出し、その情報を加工し、タイミングチャー
ト逆アセンブルリスト等を表示、記録したり、フロッピ
ディスクなど補助記憶装置に蓄積したり、その加工デー
タを外部に出力したり、クロックジェネレータ３．トリ
ガジェネレータ４．メモリコントロール回路５に対し設
定情報を送受するデータ処理・制御部である。８はデー
タ処理・制御部７への設定条件や制御情報Ｓ７を与える
操作キー、９はデータ処理・制御部７で解析された情報
処理装置１０の内部動作タイミングデータ（信号）を表
示するＣＲＴ表示器である。 次に動作について説明する。ロジックアナライザ（ＬＡ
）は一般にハードウェア解析を目的とするロジックタイ
ミングアナライザとソフトウェアのモニタを主に行うロ
ジックステートアナライザの二種の機能を有している。 どちらもハードウェア的には殆んど同様なので、ここで
はロジックタイミングアナライザについて動作説明する
。 被解析対象の情報処理装置１０のアドレス情報。 データ情報、コントロール信号、ステータス信号。 エラー情報等の動作情報３１０は、ロジックアナライザ
（ＬＡ）のコンパレータ１を介して、サンプリング回路
２の入力となる。 一方、コンパレータ１の出力信号Ｓｌのうち、クロック
生成用信号はクロックジェネレータ３に入り、あらかじ
めデータ処理・制御部７から送出されたクロック設定情
報３３７等により設定されているクロック生成条件によ
り、情報処理装置１゜の内部動作に同期したクロックＳ
３を生成して、サンプリング回路２とトリガジェネレー
タ４に送出する。このサンプリング回路２は上記出力信
号３１をサンプリングした後、メモリ回路６０入力デー
タとなると共に、一部のデータはトリガジェネレータ４
に行き、あらかじめデータ処理・制御部７から送出され
たトリガトレース設定情報３４７により設定されている
特定命令、特定データ５特車アドレス等のトリガトレー
ス条件と比較され、書込みクロック、トレースストップ
信号Ｓ４を生成して、これがメモリコントロール回路５
に入力される。メモリコントロール回路５では、あらか
じめデータ処理・制御部７から送出された書込みモード
５　トリガストップ、ディレィ情報Ｓ５７により、書込
みモード及びトリガストップ、ディレィが設定されてお
り、書込みクロック、トレースストップ信号Ｓ４は、そ
の設定条件に従って書込みクロックＳ４が入る毎に、内
部に設けたアドレスカウンタをカウントアツプし、メモ
リ回路６のアドレス情報、書込み信号Ｓ５を生成し、メ
モリ回路６に与える。メモリ回路６はサンプリング回路
２の出力情報Ｓ２を入力データＳ２として、これをアド
レス情報、書込み信号Ｓ５に従って書き込む。メモリ容
量は装置によってあらかじめ決められているので、容量
がいっばいになるまで情報処理装置１０からの情報を、
メモリ回路６に順次書込んでいく、メモリ回路６に格納
された情報すなわち情報処理装置１０の内部動作タイミ
ングは、後でデータ処理・制御部７がリードモード設定
情報、読出し信号、アドレス情報３５７をメモリコント
ロール部５に送出することによって順次読出し、そのデ
ータを解析し、ＣＲＴ表示器９に表示する。そして、こ
のＣＲＴ表示器９に表示された内容によって、情報処理
装置１０の内部動作タイミングを知ることが出来る。こ
こで、表示されたデータよりトリガポイントからの時間
差（又はクロック数）を測定する時は、ＣＲＴ表示器９
を見ながら通常画面の右端又は左端にあるカーソルを測
定点まで移動し、波形の立上り又は立下りにカーソルを
一致させる。また、カタログ、製品仕様書などで求めた
時間差（又はクロック数）と比較して、動作情報Ｓ１０
の良否の判定を行っている。 ［２１Ｍが解決しようとする課題］ 従来のロジックアナライザは以上の様に構成されている
ので、被解析対象の動作タイミングの時間（又はクロッ
ク数）を測定するのに、毎回、カーソル移動しなければ
ならず、このめ測定に時間がかかるほか、動作タイミン
グの時間を測定しないと動作情報３１０の良否判定が出
来ず、カーソル移動の単純操作がわずられしくなるなど
の問題点があった。 この発明は上記のような問題点を解消するためになされ
たもので、被解析対象の動作タイミング波形と理論波形
を重ね合わせて表示させることにより、−目で良否判定
ができるとともに、測定時間、良否判定時間を短縮でき
るロジックアナライザ支援装置を得ることを目的とする
。

【鐸月を解決するための手段】

この発明に係るロジックアナライザ支援装置は、コンピ
ュータが、予めメモリに格納したデータベースにもとづ
いて、情報処理装置の理論タイミングデータを求め、こ
の理論タイミングデータの波形と、上記ロジックアナラ
イザのデータ処理・制御部において解析処理した内部動
作タイミングデータの波形とを、付属のＣＲＴ表示器に
重ねて表示するようにしものである。

【作　用】

この発明におけるコンピュータは、動作情報の測定およ
び良否判定の要求があったとき、ロジックアナライザか
ら得られた情報処理装置の内部動作タイミングデータと
、理論タイミングデータとの各波形を重ねて、付属のＣ
ＲＴ表示器に表示させて、１目で動作情報の良否判定を
行えるように・する。

【発明の実施例】

以下、この発明の一実施例を図について説明する。第１
図において、１１はロジックアナライザ（ＬＡ）に接続
したパーソナルコンピュータなどのコンピュータ、１２
はこのコンピュータ１１に付属のＣＲＴ表示器、１３．
１４はデータベースを収めたメモリとしてのハードディ
スクおよびフロッピディスク、１５はプリンタで、この
うち、コンピュータ１１は上記データベースに従って、
被。 解析対象である情報処理装置１０の理論波形をＣＲ７表
示器１２に表示させる。また、この理論波形としての理
論タイミングデータの波形は、部品のばらつきを考慮し
て、最小タイミング波形および最大タイミング波形とし
て出力される。なお、このほかの第２図に示したものと
同一の構成部分には同一符号を付して、その重複する説
明を省略する。 次に動作について説明する。まず、情報処理装置１０か
ら取り込んだ動作タイミングデータの波形は、ロジック
アナライザ（ＬＡ）からコンピュータ１１へ入力して、
このコンピュータ１１によってＣＲ７表示器１２に表示
させる。一方、ハードディスク１３などから読出したデ
ータベースより求めた情報処理装置１０の理論タイミン
グデータの波形を、コンピュータ１１のＣＲ７表示器１
２に重ね合せて表示させ、上記動作情報３１０の良否判
定を行う。また、このような良否判定のみでなく、いく
らのマージンがあるがを知りたい時には、その部分を拡
大して画面上で時間差（又はクロック数）として知るこ
とも可能である。この良否判定に使用したデータはフロ
ッピディスク１４にセーブして保管することができ、必
要に応じてプリンタ１５によりプリントアウトすること
もできる。 なお、上記実施例では動作情報の動作タイミングの時間
差（又はクロック数）測定について説明したが、コスト
低減、使用環境により他の部品を使用した場合の比較も
コンピュータ１１のデータベースを使用することで瞬時
に比較できる。 また、コンピュータ１１からのリモートコントロールで
、測定データのロード、セーブ、ＣＲＴ画面での波形確
認の為の拡大等が可能になり、従来のロジックアナライ
ザの一部の機能をコンピュータ１１の機能で果たせるこ
とにより、ロジックアナライザ本体を小形化、軽量化で
きる効果もある。

【発明の効果】

以上のように、この発明によれば予めメモリに格納した
データベースに従って、コンピュータにより情報処理装
置の理論タイミングデータを求め、二の理論タイミング
データの波形とロジックアナライザで解析処理した内部
の動作タイミングデータの波形とを、付属のＣＲＴ表示
器に重ねて表示するように構成したので、動作情報であ
る動作タイミングの時間差やクロック数の測定及び良否
判定を、従来のカーソル操作の場合に比べて、極めて迅
速かつ容易に行うことができるものが得られる効果があ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例によるロジックアナライザ
支援装置を示すブロック接続図、第２図は従来のロジッ
クアナライザを示すブロック接続図である。 ２はサンプリング回路、３はクロックジェネレータ、４
はトリガシネレータ、５はメモリコントロール回路、６
はメモリ回路、７はデータ処理・制御部、１０は情報処
理装置、１１はコンピュータ、１２はＣＲＴ表示器。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 　被解析対象である情報処理装置の動作情報をサンプリ
   ングするサンプリング回路と、上記動作情報中のクロッ
   ク生成用信号及び予め設定したクロック設定情報に従っ
   て、上記情報処理装置の内部動作に同期したクロックを
   生成して、上記サンプリング回路へ入力するクロックジ
   ェネレータと、このクロックジェネレータからのクロッ
   ク、上記サンプリング回路の出力データ及び予め設定し
   たトリガトレース情報にもとづいて書込みクロックを生
   成するトリガジェネレータと、このトリガジェネレータ
   からの書込みクロックの入力毎に、予め設定した書込み
   モード、トリガストップ、ディレィ情報に従ってアドレ
   ス情報、書込み信号を生成するメモリコントロール回路
   と、このメモリコントロール回路からのアドレス情報、
   書込み信号に従って、上記サンプリング回路の出力情報
   を書込むメモリ回路と、上記クロックジェネレータ、ト
   リガジェネレータ及びメモリコントロール回路を制御す
   ることによって、上記メモリ回路に書込まれた上記情報
   処理装置の内部動作タイミングデータを読出して解析処
   理するデータ処理・制御部と、上記情報処理装置の理論
   タイミングを、メモリに格納したデータベースから求め
   、この理論タイミングデータの波形と、上記データ処理
   ・制御部で解析処理した内部動作タイミングデータの波
   形とを、付属のＣＲＴ表示器に重ねて表示するコンピュ
   ータとを備えたロジックアナライザ支援装置。