JPH0424565A - ロジックアナライザ - Google Patents

ロジックアナライザ

Info

Publication number
JPH0424565A
JPH0424565A JP2128722A JP12872290A JPH0424565A JP H0424565 A JPH0424565 A JP H0424565A JP 2128722 A JP2128722 A JP 2128722A JP 12872290 A JP12872290 A JP 12872290A JP H0424565 A JPH0424565 A JP H0424565A
Authority
JP
Japan
Prior art keywords
data
information
search
display
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2128722A
Other languages
English (en)
Inventor
Junichi Nakahara
中原 順一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2128722A priority Critical patent/JPH0424565A/ja
Publication of JPH0424565A publication Critical patent/JPH0424565A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、多チヤンネルディジタル信号の論理レベル
をそのクロック毎に検出して時系列的にメモリに格納し
て解析するロジックアナライザ、特にその解析結果の検
索方法の改善に関する。
[従来の技術] 第2図は、1982年11月発行の「エレクトロニクス
」誌に示された従来のロジックアナライザを示すブロッ
ク図である。
第2図において、被解析対象の情報処理装置(10)か
らロジックアナライザ(11)には情報(S 10)が
人力される。この情報(S 10)はアドレス情報、デ
ータ情報、コントロール信号、ステータス信号、エラー
情報等をその内容とする。
ロジックアナライザ(11)に入力される情報(S 1
0)はコンパレータ(1)において論理レベルを判定さ
れ、その出力信号(Sl)はサンプリング回路(2)と
クロックジェネレータ(3)に人力される。
クロックジェネレータ(3)においては、出力信号(S
l)の外部クロックに相当する信号と、データ処理制御
部(7)からの内部クロック設定情報(S 11)とか
らクロック(S3)を生成して、サンプリング回路(2
)とトリガジェネレータ(4)に供給している。
サンプリング回路(2)においてサンプリングされた入
力データ(S2)は、メモリ回路(6)とトリガジェネ
レータ(4)に人力される。トリガジエネレータ(4)
においては、入力データ(S2)と、クロック(3)と
、データ処理制御部(7)からのトリガトレース設定情
報(S 12)を基にトリガ及びトレース条件の設定判
定を行い、書込み信号トリガ信号(S4)をメモリコン
トロール回路(5)に供給する。メモリコントロール回
路(5)は、書込み信号とトリガ信号(S4)と情報(
313)よりアドレス情報リードライト情報(S5)を
出力し、この情報(S5)によりメモリ回路(6)は入
力データ(S2)を記憶又はデータ出力する。
データ処理制御部(7)は、操作キー(8)よりの設定
条件や制御情報(S7)によって動作し、メモリ回路(
6)からの情報(S6)を読み出し、その情報を加工し
、タイミングチャート、逆アセンブルリスト等を表示記
録したり、フロッピディスク等補助記憶装置に蓄積した
り、その加工データを外部に出力したり、クロックジェ
ネレータ(3)、トリガジェネレータ(4)及びメモリ
コントロール回路(5)に対し設定情報を送受する。
データ処理制御部(7)で解析された情報処理装置のタ
イミングは、CRT (9)に表示される。
一般に、ロジックアナライザは、/%−ドウエア解析を
目的とするロジックタイミングアナライザと、ソフトウ
ェアのモニタを主に行うロジックステートアナライザの
二種の機能を有している。どちらもハードウェア的には
殆ど同様なので、ここではロジックタイミングアナライ
ザについて説明する。
被解析対象の情報処理装置(10)のアドレス情報、デ
ータ情報、コントロール信号、ステータス信号、エラー
情報(S 10)は、ロジックアナライザ(11)のコ
ンパレータ(1)を介してサンプリング回路(2)の入
力となる。一方コンパレータ(1)の出力信号(Sl)
のうち、クロック生成用信号は、クロックジェネレータ
(3)に入り、予めデータ処理制御部(7)から送出さ
れたクロック設定情報(S 11)等により設定されて
いるクロック生成条件により、情報処理装置(10)の
内部動作に同期したクロック(S3)を生成して、サン
プリング回路(2)とトリガジェネレータ(4)に送出
する。サンプリング回路(2)は、前述の入力データを
サンプリング後、メモリ回路(6)の入力データとなる
とともに、一部のデータはトリガジェネレータ(4)に
行き、予めデータ処理制御部(7)から送出されたトリ
ガトレース設定情報(S 12)により設定されている
特定命令、特定データ、特定アドレス等のトリガトレー
ス条件と比較され、書込みクロック信号(S4)が生成
され、メモリコントロール回路(5)に至る。メモリコ
ントロール回路(5)では、予めデータ処理制御部(7
)から送出された書込みモード、トリガストップデイレ
イ情報(813)により、書込みモード及びトリガスト
、ンプディレイが設定されており、書込みクロックスト
ップ信号(S4)は、その設定条件に従って書込みクロ
ックが入る毎にアドレスカウンタをカウントアツプし、
メモリ回路(6)のアドレス情報書込み信号(S5)を
生成しメモリ回路(6)に与える。メモリ回路(6)は
、サンプリング回路出力情報(S2)を書込みデータと
し、アドレス情報書込み信号(S5)に従ってデータが
書き込まれる。メモリ容量は装置によって予め決められ
ているので、容量がいっばいになるまで情報処理装置(
10)からの情報をメモリ回路(6)に順次書き込んで
いく。
メモリ回路(6)は、格納された情報すなわち情報処理
装置(10)の内部動作タイミングは後でデータ処理制
御部(7)からリードモート設定情報、読出し信号、ア
ドレス情報(313)をメモリコントロール部(5)に
送出しメモリ情報(S6)を順次読み出し、そのデータ
を解析しCRT (9)に表示する。
CRT (9)の表示は、例えば第3図に示すように、
時系列的に各信号の“1”0”の2進、16進表示で表
すデータ表示がなされる。
このデータ表示の場合において、CRT (9)の表示
画面のスクロール時の動作について、データ処理制御部
(7)の表示制御手段としての処理内容を示す第4図の
フローチャートを参照して説明する。
まず、データ処理制御部(7)はCRT (9)への表
示に際しては、表示ロケーション番号LNを初期設定し
た後(S20)、この初期設定された表示ロケーション
番号LNに対応するデータを先頭として1画面分のデー
タをメモリ回路(6)から読み出して、バイナリ処理し
、CRT (9)に表示する(S21)。そしてデータ
処理制御部(7)は、操作キー(8)からの制御信号(
S7)を調べ、その結果画面移動、即ちスクロールが要
求されているか否かの判断を行う(S 22)。このス
クロール表示は、操作キー(8)に配列されている上下
方向を指示するスクロール表示キー等の操作により行わ
れる。
このステップ(S22)においてスクロール要求がない
場合には、データ処理制御部(7)は(S27)へ処理
を進めて他の処理を実行した後、(S22)へ戻る。一
方スクロール要求があった場合は、その方向が現在CR
T (9)に表示されているロケーションより時系列的
にいずれの方向であるかを判定する(323)。この結
果、スクロールの要求方向が現在CRT (9)に表示
されているロケーションより以前の方向である場合には
表示ロケーション番号LNを1だけデクリメントしく5
24)、逆に以後の方向である場合には表示ロケーショ
ン番号LNをまたけインクリメントする(S 25)。
この後、データ処理制御部(7)は(S26)において
前述の(S21)と同様に、表示ロケーション番号LN
を先頭としてCRT (9)に1画面分の表示を行うこ
とにより、10ケ一シヨン分のスクロールが実行される
[発明が解決しようとする課題] 従来のロジックアナライザは、以上のような構成だった
ので、解析対象機器の動作状態の表示を一単位ずつ時系
列的に以前又は以後の方向へスクロール表示しているた
め、目的とする動作状態が画面に表示されるまでスクロ
ールを継続する必要があり、長時間を要するものであっ
た。
又、格納メモリ容量が大きくなればなるほど、大きな問
題となり、特にデータがある一定期間変化しないでその
次に変化する場合のデータ表示においては、同じデータ
を何単位もスクロールしなければならない不都合があっ
た。
この発明は、かかる課題を解決するためになされたもの
で、処理時間を短縮できるロジックアナライザを得るこ
とを目的とする。
[課題を解決するための手段] この発明に係るロジックアナライザは、一定期間変化し
ない情報を指定する指定手段と、指定された情報に対応
するデータをメモリから検索する検索手段とを有するも
のである。
[作用コ この発明によるロジックアナライザは、目的とする情報
が一定期間変化しない情報の次にあっても、その変化し
ない情報は指定手段で指定されているため、目的情報は
メモリから早急に探し出されて直ちに表示される。
[実施例] 次に、この発明の一実施例によって、更に詳細に説明す
る。
第1図において、従来の方法と大きく異なる点は、デー
タ表示の画面移動において、サーチ検索機能(S30)
中例えばデータ表示において同一データが長く続く場合
、データの変化つまり同一データのNOT信号でサーチ
を行い、変化データを先頭として1画面分のデータをメ
モリ回路(6)から読み出してCRT (9)に表示す
る点である。
即ち、データ処理制御部(7)は、NOT信号で情報指
定する指定手段と検索手段とを有する。
CRT (9)にデータ表示されていて画面移動の要求
がある場合、サーチ検索を飲するか否かの判断を行う(
S 30)。
同一データが長く続く場合、その次にデータが変化した
所からデータ表示させたいときには、同一データのNO
T信号を検索データとして設定する(S31)。次にデ
ータ処理制御部(7)は、現在表示されているロケーシ
ョンより以前が否かの判断をする(S 32)。
現在より以前の検索を行う場合は、データ処理制御部(
7)は、検索ロケーション番号RNを表示ロケーション
番号LNから1だけデクリメントした値を設定しく83
3)、その検索ロケーション番号に対応するデータをメ
モリ回路(6)から読み出し、検索データ(333)と
比較する(S35)。
その結果、一致しなければ、更に検索が続けられる。即
ち、データ処理制御部は検索ロケーション番号RNを更
に1だけデクリメントする(S37)ことにより、更に
時系列的にみて1つ以前のロケーションを次の検索ロケ
ーション番号RNとする。
次に、データ処理制御部(7)は、その時点の検索ロケ
ーション番号RNがメモリ回路(6)に格納されている
データの先頭のロケーションを越えたか否かを判定しく
539)、越えている場合は検索データが無いことを知
らせる稀有法を表示する(S41)。
ステップ39 (S39)で、越えていない場合は、デ
ータ処理制御部(7)は、ステップ35(S 35)へ
処理を戻して検索データの比較を反復する。一方、ステ
ップ35 (S35)において一致していると判断され
た場合は、表示ロケーション番号LNを検索ロケーショ
ン番号RNとする(S42)。
そして、データ処理制御部(7)はステップ26 (S
26)の処理を行う。
これに対して、ステップ32(S32)で現在の表示よ
り時系列的に以後の場合には、データ処理制御部(7)
は、ステップ34 (S34)にて検索ロケーション番
号RNを1だけインクリメントシ、ステップ36 (S
36)においてステップ35(S35)と同様に、検索
ロケーション番号RNと表示ロケーション番号LNとの
一致判定を行い、次のステップ38 (838)では、
ステップ37 (S37)とは異なり、検索ロケーショ
ン番号RNを1つたけ更にインクリメントすることによ
り更に時系列的に1つ後のロケーションを検索ロケーシ
ョンとし、ステップ40 (S40)においてはステッ
プ39とは逆に検索ロケーション番号RNが最終ロケー
ションを越えたか否かを判定する。
検索ロケーション番号RNが最終ロケーションを越えた
場合には、ステップ41 (S41)へ処理が進められ
て、検索データと一致するデータが存在しない旨の表示
がなされ、また越えない場合はステップ36 (S36
)へ処理が戻されてデータの比較が反復される。
そして、ステップ36 (936)で一致と判定された
場合にはステップ42(S42)へ処理が進められて表
示ロケーション番号LNが検索ロケーション番号RNに
された後、ステップ26(S26)により、データが一
致したロケーションから1画面分の表示が行われる。
以上の通り、この実施例によれば、検索データの指定手
段を有し、表示ロケーションの前か後かを設定された情
報によって検索する検索手段を有するため検索速度が早
まる。
なお、上記の実施例では、タイミングアナライザのデー
タ表示の場合について説明したが、ステートアナライザ
の場合も同様に検索可能である。
また、上記実施例では、同一のデータが継続する場合に
ついて説明したが、指定するビットを任意数に限定して
その指定されたデータのNOT信号で検索表示しても良
い。
[発明の効果コ この発明は以上説明した通り、情報を指定して検索する
構成としたことにより、目的とする情報が直ちに検索表
示されるので、迅速に情報表示がなされ、処理時間を短
縮できる効果がある。
【図面の簡単な説明】
第1図はこの発明によるロジックアナライザの動作を示
すフローチャート、第2図はロジックアナライザのブロ
ック構成図、第3図は表示画面の一例を示す説明図、第
4図は従来のロジックアナライザの動作を示すフローチ
ャートである。 図中、(1)はコンパレータ、(2)はサンプリング回
路、(3)はクロックジェネレータ、(4)はトリガジ
ェネレータ、(5)はコントロール回路、(6)はメモ
リ回路、(7)はデータ処理制御部、(8)は操作キー
 (9)はCRT。 は情報処理装置、 (11)はロジックア ナライザである。 なお、 各図中同一符号は同一または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 解析対象の機器から得られたデータを時系列的に格納す
    るメモリ回路と、この格納されたデータを加工して前記
    機器の動作状態を表す情報として表示装置に表示させる
    制御手段と、一定期間変化しない情報を指定する指定手
    段と、指定された情報に対応するデータを検索する検索
    手段とを備えるロジックアナライザ。
JP2128722A 1990-05-18 1990-05-18 ロジックアナライザ Pending JPH0424565A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2128722A JPH0424565A (ja) 1990-05-18 1990-05-18 ロジックアナライザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2128722A JPH0424565A (ja) 1990-05-18 1990-05-18 ロジックアナライザ

Publications (1)

Publication Number Publication Date
JPH0424565A true JPH0424565A (ja) 1992-01-28

Family

ID=14991820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2128722A Pending JPH0424565A (ja) 1990-05-18 1990-05-18 ロジックアナライザ

Country Status (1)

Country Link
JP (1) JPH0424565A (ja)

Similar Documents

Publication Publication Date Title
US20030169288A1 (en) Representative image generating apparatus
KR870001112B1 (ko) 데이타 자동연속 처리회로
US4730314A (en) Logic analyzer
JPH07129645A (ja) タイムチャートの波形表示方法
JP2641276B2 (ja) 2段式同期装置
JPS63182729A (ja) 入力回路
JPH0424565A (ja) ロジックアナライザ
JPS63247667A (ja) ロジツクアナライザ
JPS62255883A (ja) ロジツクアナライザ
JPS63186153A (ja) ロジツクアナライザ
JPH02263246A (ja) ロジックアナライザ
JPS61133416A (ja) シ−ケンストレ−スバツク装置
JPS6137082Y2 (ja)
JPH01296168A (ja) ロジックアナライザ
JP2562824Y2 (ja) 波形記憶装置
JPH04192037A (ja) 半導体集積回路
SU519703A1 (ru) Селекторный канал
JP2738615B2 (ja) 制御回路
JPS6111803Y2 (ja)
JPH0335334A (ja) 情報処理装置
JPS63184072A (ja) ロジツクアナライザ
JPH05273246A (ja) 波形のロール表示装置
JPS63204294A (ja) 画面分割表示方法
JP2000206152A (ja) 波形表示装置
JPH02263245A (ja) ロジックアナライザ支援装置