JPH022634A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 半導体装置、特に電極−ゲート絶縁膜−半導体（ＭＯＳ
）の構造をもった半導体装置の電極構造に関し、 ＭＯ５構造において、電極（Ｍ）すなわちゲート上に被
着される絶縁膜の上方部分が耐圧不良となることのない
ように当該部分の絶縁膜を従来例の場合よりもより厚く
形成した半導体装置を提供することを目的とし、 電極−ゲート絶縁膜−半導体の構造をもった装（産業上
の利用分野〕 本発明は半導体装置、特に電極−ゲート絶縁膜半導体（
ＭＯＳ）の構造をもった半導体装置の電極構造に関する
。

〔従来の技術］ 近年、半導体装置の微細化に伴い自己整合技術が多用さ
れる傾向にある。従来技術を第３図を参照して説明する
と、先ず同図（ａ）に示される如く１、ｐ型（１００）
半導体（シリコン）基板１（抵抗１０Ω・ｃｍ）に９５
０°Ｃ１ＨＣｊ２．４５分のゲート酸化を行って２５０
人の膜厚のゲート酸化膜２を形成し、電極を形成するた
めのゲートポリシリコン３を３０００人の厚さに成長し
、りん（Ｐ゛）を５０ＫｅＶの加速電圧、８Ｘ１０１５
ｃｍ−２のドーズ量でイオン注入しポリシリコンのシー
ト抵抗を約３０Ω／口にする。次いで化学気相成技法で
５ｉＯｚ膜４を約２０００人の厚さに成長し、ゲートポ
リシリコンをパターニングして電極を形成する。

次いで、同図（ｂ）に示される如く基板１に砒素（八ｓ
’）を加速電圧６０ＫｅＶ、ドーズｆｆ１５　Ｘ１０１
５ｃｍ−２でイオン注入してソース／ドレイン５を形成
し、次に全面にＣＶＯ法で５ｉｎ２膜６を約３０００人
の厚さに成長し、それに電極コンタクト窓を開孔し、メ
タル配線７を形成する。

〔発明が解決しようとする課題〕

上記した電極コンタクト窓の開孔は、５ｉＯ７膜６上に
レジスト膜８を形成し、それをパターニングして得られ
たレジストパターンをマスクにＳｉＯ□膜６をエンチン
グして電極コンタクト窓を開孔し、次いで配線メタルを
被着し、それをパターニングしてメタル配線７を形成す
る。

こ＼で電極コンタクト窓を自己整合で形成するには、第
４図を参照すると、レジスト膜８をＳｉＯ□膜６上に形
成した後に、異方性のドライエツチングにより電極窓が
開孔するまでエツチングする。

このような工程で電極コンタクト窓を開孔した後にメタ
ル配線（あるいはポリシリコン配線など）７を形成した
状態は第５図に示される。この構造においては、図に円
Ａで囲んだ部分で絶縁膜（ＳｉＯ□膜６）の膜厚が薄く
なり、耐圧不良となる問題が発生する。

そこで本発明は、ＭＯ５構造において、電極（Ｍ）すな
わちゲート上に被着される絶縁膜の上方部分が耐圧不良
となることのないように当該部分の絶縁膜を従来例の場
合よりもより厚く形成した半導体装置を提供することを
目的とする。

〔課題を解決するための手段］ 上記課題は、電極−ゲート絶縁膜−半導体の構造をもっ
た装置にして、該電極の上方縁部が凸状に滑らかな形状
のものであることを特徴とする半導体装置によって解決
される。

〔作用〕

すなわち本発明は、半導体基板表面に形成された電極（
ゲート）となるゲートポリシリコンをゲート形成部以外
は熱酸化によってＳｉＯ□となし、このＳｉＯ□を除去
してゲートを形成するが、前記熱酸化において電極（ゲ
ート）の上方縁部分はドーム状にその上方縁部が滑らか
な形状となり、次いで全面に堆積したＳｉＯ□を異方性
エツチングすることによって電極（ゲート）の両側部に
Ｓｉｎ、をサイドウオールとして残すので、電極（ゲー
ト）の全表面かはＮ均一なＳｉＯ□でお−われ、従来の
耐圧不良の問題が解決されるのである。

（実施例］ 以下、本発明を図示の実施例により具体的に説明する。

第１図は本発明方法の工程を示す断面図である。

第１図（ａ）参照： 半導体（シリコン）基板１１に対して従来例の場合と同
様にゲート酸化を行なってゲート酸化膜１２を２５０人
の膜厚に形成し、その上に電極（ゲート）を形成するた
めのポリシリコンを３０００人の厚さに成長してゲート
ポリシリコン膜１３を形成し、それを従来例の場合の如
くにシート抵抗が約３０Ω／口になるようにドーピング
する。次いで第１層のＳｉＯ□膜１４を約３０００人の
厚さにＣＶＤ法で成長し、その上ニＣＶＤ法で窒化シリ
コン（Ｓｉ３Ｎ４）膜１５を約２０００人の厚さに成長
し、その上に第２層の５ｉ（ｈ膜１６を約３０００人の
厚さに成長する。次いで、ＳｉＯ□膜１６．５ｉＪｎ膜
１５、ＳｉＯ□Ｉ！１１４を、（ＣＦ４＋Ｃｌ１Ｆ：ｌ
）ガスを用いる電極（ゲート）の寸法に対応するＳｉＯ
□膜１６／ＳｉＪ、膜１５／５ｉｎ２膜１４の３層構造
体１７が残るようエンチングする。

第１図（ｂ）参照： 次にゲートポリシリコンを約３０００人の厚さに熱酸化
する。そのときの条件は、例えば９５０’Ｃ、ウェット
雰囲気において約３８０分である。この熱酸化において
は、５ｉＪ４膜１５が耐酸化性をもつので、第１図に示
す３層構造体１７の外方のゲートポリシリコンは酸化さ
れＳｉｎ、膜１８となるが、３層構造体１７の下方部分
のポリシリコンは酸化されず、このポリシリコンが電極
（ゲート）となるのである。

第１図（Ｃ）参照： 次に、例えば（ＳｉＣｆｆｉ　ａ　＋ＣＪ２２）ガスを
用い、３層構造体１７をマスクに、５ｉ０２膜１８とそ
の下のゲートポリシリコン１３およびゲート酸化膜１２
をエツチングする。このとき、５ｉＪｎ膜１５の上のＳ
ｉＯ□膜１６もエンチングされる。

第１図（ｄ）参照ニ リン酸を用いてＳ　ｉ　：Ｉ　Ｎ、膜１５を除去し、Ｃ
ＶＯ法でＳｉＯ□膜１９を約３０００人の厚さに成長し
、全面に塗布したレジスト２０を電極コンタクト窓を開
孔する如くにパターニングし、異方性エツチングでＳｉ
Ｏ□膜１９をエツチングすると、成長したＳｉＯ□の一
部は電極（ゲート）となるポリシリコン１３の両側に残
ってサイドウオールとなる。

以後、従来例の場合と同様に配線図メタルを被着し、そ
れをパターニングしてソース／ドレイン電極（メタル配
線）を形成する。

上記した第１図（ｂ）を参照して説明した工程（ゲート
ポリシリコンの熱酸化）で、３層構造体１７の下方では
熱酸化されない電極（ゲート）となるポリシリコンがド
ーム状になって残り、第１図（Ｃ）を参照して説明した
工程でＳｉＯ□膜１８をエンチングしたときに、３層構
造体１７の電極（ゲート）となるゲートポリシリコン１
３の上面の縁部分が凸状に滑らかな形状になっている。

そして、このゲートポリシリコンの両側部にはＳｉＯ□
がサイドウオールとなって残っているので、ゲートポリ
シリコンの表面は全体にわたっては＼均一な厚さのＳｉ
Ｏ□でおおわれていて、従来例では第２図（ａ）に示さ
れるように電極（ゲート）の上方縁部でその上のＳｉＯ
□膜が薄くなったのに対し、本発明実施例では第２図［
有］）に示されるように電極（ゲート）となるゲートポ
リシリコンの全表面上に滑らかには！均一に５ｉ０２膜
が存在するので、従来例のゲート耐圧不良の問題が解決
される。

［発明の効果］ 以上のように本発明によれば、ＭＯ５構造において、メ
タルすなわちゲートポリシリコンの表面がその上方縁部
において滑らかにドーム状に形成され、その上に被着さ
れる絶縁膜（ＳｉＯ□膜）はゲートポリシリコン上には
〜′均一な厚さで形成されているので、従来の自己整合
技術を安定に適用しえる効果があり、さらに本発明はＭ
Ｏ３構造をもったその他のすべての半導体装置に適用さ
れうるちのである。

１５はＳｉ３Ｎ４膜、 １６は第２層ＳｉＯ□膜、 １７は３層構造体、 １８はＳｉＯ□膜、 １９はＳｉＯ□膜、 ２０はレジスト を示す。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は本発明実施例断面図、第２図は
従来例と本発明実施例を対比する断面図、 第３図（ａ）と（ｂ）は従来例断面図、第４図は従来例
断面図、 第５図は従来例の問題点を示す断面図である。 図中、 １１は半導体基板、 １２はゲート酸化膜、 １３はゲートポリシリコン、 １４は第１層ＳｉＯ□膜、

Claims (1)

1. 【特許請求の範囲】 電極−ゲート絶縁膜−半導体の構造をもった装置にして
   、 該電極の上方縁部が凸状に滑らかな形状のものであるこ
   とを特徴とする半導体装置。