JPH02264323A - ディスプレイ表示装置 - Google Patents
ディスプレイ表示装置Info
- Publication number
- JPH02264323A JPH02264323A JP8628989A JP8628989A JPH02264323A JP H02264323 A JPH02264323 A JP H02264323A JP 8628989 A JP8628989 A JP 8628989A JP 8628989 A JP8628989 A JP 8628989A JP H02264323 A JPH02264323 A JP H02264323A
- Authority
- JP
- Japan
- Prior art keywords
- display
- image
- serial
- image information
- frame memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 52
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 239000002131 composite material Substances 0.000 abstract 1
- 230000002194 synthesizing effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ワークステーション、パーソナルコンピュー
タ、文書ファイル装置などに用いられるディスプレイ表
示装置に関する。
タ、文書ファイル装置などに用いられるディスプレイ表
示装置に関する。
従来の技術
従来のこの種の装置は、第3図に示すように、グラフィ
ックプロセッサなどとも呼ばれている画像処理ユニット
1と、この画像処理ユニット1の制御下で画情報を画面
表示のために格納するフレームメモリー2と、このフレ
ームメモリー2に格納された表示用画情報を直列ビデオ
信号v8に変換して出力するP/S (パラレル/シリ
アル)変換部3と、上記直列ビデオ信号v8をCRTデ
ィスプレイ装置々どの画像出力装置5に画面表示させる
表示ドライバー4と、上述した各部を互いに一定の同期
関係で動作させるための同期回路6と、アドレスバス7
と、ローカルバス8とを有し、ホスト側のシステムバス
9に接続された使用状態にて、画像処理ユニット1の制
御下でフレームメモリー2に格納された表示用画情報を
画像出力装置5に画面表示させることが行なわれていた
。
ックプロセッサなどとも呼ばれている画像処理ユニット
1と、この画像処理ユニット1の制御下で画情報を画面
表示のために格納するフレームメモリー2と、このフレ
ームメモリー2に格納された表示用画情報を直列ビデオ
信号v8に変換して出力するP/S (パラレル/シリ
アル)変換部3と、上記直列ビデオ信号v8をCRTデ
ィスプレイ装置々どの画像出力装置5に画面表示させる
表示ドライバー4と、上述した各部を互いに一定の同期
関係で動作させるための同期回路6と、アドレスバス7
と、ローカルバス8とを有し、ホスト側のシステムバス
9に接続された使用状態にて、画像処理ユニット1の制
御下でフレームメモリー2に格納された表示用画情報を
画像出力装置5に画面表示させることが行なわれていた
。
発明が解決しようとする課題
しかし、かかる構成によれば、表示画像を高解像度化す
るKつれて、その表示内容の更新に時間がかかるようK
なって、たとえば図形などと一緒に画面表示された文字
のスクロールが極端に遅くなる、という問題がありた。
るKつれて、その表示内容の更新に時間がかかるようK
なって、たとえば図形などと一緒に画面表示された文字
のスクロールが極端に遅くなる、という問題がありた。
上述の問題は以下の理由で生じる。
すなわち、表示画像を高解像度化すればするほど、その
表示用画情報を格納するフレームメモリー2の必要記憶
容量が大規模化する。このフレームメモリー2の内容は
画像処理ユニット1の制御下で書き替えられるが、その
書き替えのための処理時間はメモリー2の記憶容量が大
規模化するほど長くかかるようになる。このためたとえ
ば、高解像度のディスプレイ表示装置では、表示画面中
の文字をスクロールするだけでも非常に長い時間がかか
るようKなってしまう。
表示用画情報を格納するフレームメモリー2の必要記憶
容量が大規模化する。このフレームメモリー2の内容は
画像処理ユニット1の制御下で書き替えられるが、その
書き替えのための処理時間はメモリー2の記憶容量が大
規模化するほど長くかかるようになる。このためたとえ
ば、高解像度のディスプレイ表示装置では、表示画面中
の文字をスクロールするだけでも非常に長い時間がかか
るようKなってしまう。
上述した問題の対策手段としては、画像処理ユニット1
の処理およびフレームメモリー2のアクセスをそれぞれ
に高速化することが考えられる。
の処理およびフレームメモリー2のアクセスをそれぞれ
に高速化することが考えられる。
しかしながら、画像処理ユニット1の高速化には限度が
ある。また、フレームメモリー2のアクセス速度は、そ
の記憶容量の大きさと背反するところがある。たとえば
、ダイナミック型RAMは、大容量化には有利であるが
高速化には不利である。
ある。また、フレームメモリー2のアクセス速度は、そ
の記憶容量の大きさと背反するところがある。たとえば
、ダイナミック型RAMは、大容量化には有利であるが
高速化には不利である。
また、ECL型のバイポーラRAMは、高速性にはすぐ
れているが大容量化に向いていない。このように、ディ
スプレイ表示装置における高解像度化と処理の高速化と
は両立させることが困難であった。
れているが大容量化に向いていない。このように、ディ
スプレイ表示装置における高解像度化と処理の高速化と
は両立させることが困難であった。
また、処理速度を高めるために、1画面分の表示用画情
報を複数のフレームメモリーに分割して格納するととも
に、この分割された画情報を各フレームメモリーごとに
それぞれに独立して並行処理させ、この並行処理された
分割画情報を別のフレームメモリー上で同一画面の表示
用画情報にソフトウェア的に合成処理(マージ処理)し
た後、直列ビデオ信号に変換してCRTディスプレイ装
置に画面表示させるようにしたものがある(たとえば、
特開昭60−18984・号公報、特開昭61−345
90号公報、特開昭63−83882号公報参照)。
報を複数のフレームメモリーに分割して格納するととも
に、この分割された画情報を各フレームメモリーごとに
それぞれに独立して並行処理させ、この並行処理された
分割画情報を別のフレームメモリー上で同一画面の表示
用画情報にソフトウェア的に合成処理(マージ処理)し
た後、直列ビデオ信号に変換してCRTディスプレイ装
置に画面表示させるようにしたものがある(たとえば、
特開昭60−18984・号公報、特開昭61−345
90号公報、特開昭63−83882号公報参照)。
しかしながら、上述したものでは、表示用画情報を分割
して並行処理する仁とによっての高速化は達成されるが
、分割処理された画情報をメモリー上で同一画面の表示
用画情報にソフトウェア的に合成する際に1そのメモリ
ーの記憶容量に応じた処理時間がかかる。このため、や
ハシ、高解像度化と処理の高速化とは両立しがたく、上
述の場合と同様、高解像度のディスプレイ表示装置では
、表示画面中の文字をスクロールするだけでもがなシ長
い時間がかかるようになってしまう。
して並行処理する仁とによっての高速化は達成されるが
、分割処理された画情報をメモリー上で同一画面の表示
用画情報にソフトウェア的に合成する際に1そのメモリ
ーの記憶容量に応じた処理時間がかかる。このため、や
ハシ、高解像度化と処理の高速化とは両立しがたく、上
述の場合と同様、高解像度のディスプレイ表示装置では
、表示画面中の文字をスクロールするだけでもがなシ長
い時間がかかるようになってしまう。
本発明は、上述の課題に鑑みてなされたもので、表示画
像の高解像度化と処理の高速化を両立して達成できるよ
うKL、表示内容の更新を文字や図形などの種類別に行
なわせることができるとともに、その更新を高速で行な
わせることができるディスプレイ表示装置を提供するこ
とを目的とする。
像の高解像度化と処理の高速化を両立して達成できるよ
うKL、表示内容の更新を文字や図形などの種類別に行
なわせることができるとともに、その更新を高速で行な
わせることができるディスプレイ表示装置を提供するこ
とを目的とする。
課題を解決するための手段
本発明は上述の課題を解決するため、複数組の画像処理
ユニットとフレームメモリーによってそれぞれに独立し
て並行処理された複数種類の表示用画情報を、フレーム
メモリーごとにそれぞれに直列のビデオ信号にシリアル
変換した後、このシリアル変換された複数系統の直列ビ
デオ信号を単一系統の直列ビデオ信号に合成して同一画
面に表示させるという構成を備えたものである。
ユニットとフレームメモリーによってそれぞれに独立し
て並行処理された複数種類の表示用画情報を、フレーム
メモリーごとにそれぞれに直列のビデオ信号にシリアル
変換した後、このシリアル変換された複数系統の直列ビ
デオ信号を単一系統の直列ビデオ信号に合成して同一画
面に表示させるという構成を備えたものである。
作用
本発明は、上述の構成によりて、同一画面に表示される
画情報が各フレームメモリーごとにそれぞれに独立して
並行処理されるとともに、各フレームメモリーの内容を
同一画面に合成して表示させるための処理が、メモリー
の情報内容をメモリー上にてソフトウェア的に操作する
。複雑な画像処理動作によらずに、直列ビデオ信号をI
・−ドウエア的に合成するだけの単純な動作によって行
なわれるため、表示画像の高解像度化と処理の高速化と
が両立して達成されるようになりて、表示内容の更新を
文字や図形などの種類別に行なわせることができるとと
もに、その更新を高速で行なわせることが可能となる。
画情報が各フレームメモリーごとにそれぞれに独立して
並行処理されるとともに、各フレームメモリーの内容を
同一画面に合成して表示させるための処理が、メモリー
の情報内容をメモリー上にてソフトウェア的に操作する
。複雑な画像処理動作によらずに、直列ビデオ信号をI
・−ドウエア的に合成するだけの単純な動作によって行
なわれるため、表示画像の高解像度化と処理の高速化と
が両立して達成されるようになりて、表示内容の更新を
文字や図形などの種類別に行なわせることができるとと
もに、その更新を高速で行なわせることが可能となる。
実施例
第1図は本発明の一実施例によるディスプレイ表示装置
の概略構成を示すものであって、IA。
の概略構成を示すものであって、IA。
IBは互いに一定の同期関係を保ちながらそれぞれに独
立して動作する第1.第2の画像処理ユニット、2A、
2Bは第1.第2の画像処理ユニットIA、IBの制御
下でそれぞれに画面表示のための画情報を格納する第1
.第2のフレームメモリー 3A、3Bは第1.第2の
フレームメモリー2A、2Bに格納された画情報をそれ
ぞれに並列データの形式で読み出して直列のビデオ信号
v8A、vsBノ形式”t”lfj力する第1.第27
)P/S(パラレル/シリアル)変換部、4は表示ドラ
イバー 5はCRTなどを用いた高解像度凰の画像出力
装置、6は上述した各部を互いに一定の同期関係を保ち
ながら動作させるための同期回路、7A、7Bは画像処
理ユニットIA、IBとフレームメモリー2A、2Bの
間をそれぞれ接続するアドレスバス、8は画像処理ユニ
ツ)IA、IBおよびフレームメモリー2Aなどをホス
ト側のシステムバス9に接続するローカルパス、1oは
第1゜第20P/S変換部3A、3Bと表示ドライバー
4の間に介在して第1.第2の2つの系統の直列ビデオ
信号VsA、 VBBを単一系統の直列ビデオ信4V、
ABに合成するミキサ一部、11は第1のP/S変換部
3Aと第2のP/S変換部3Bを互いに異速度で同期動
作させるための同期信号分周回路である。
立して動作する第1.第2の画像処理ユニット、2A、
2Bは第1.第2の画像処理ユニットIA、IBの制御
下でそれぞれに画面表示のための画情報を格納する第1
.第2のフレームメモリー 3A、3Bは第1.第2の
フレームメモリー2A、2Bに格納された画情報をそれ
ぞれに並列データの形式で読み出して直列のビデオ信号
v8A、vsBノ形式”t”lfj力する第1.第27
)P/S(パラレル/シリアル)変換部、4は表示ドラ
イバー 5はCRTなどを用いた高解像度凰の画像出力
装置、6は上述した各部を互いに一定の同期関係を保ち
ながら動作させるための同期回路、7A、7Bは画像処
理ユニットIA、IBとフレームメモリー2A、2Bの
間をそれぞれ接続するアドレスバス、8は画像処理ユニ
ツ)IA、IBおよびフレームメモリー2Aなどをホス
ト側のシステムバス9に接続するローカルパス、1oは
第1゜第20P/S変換部3A、3Bと表示ドライバー
4の間に介在して第1.第2の2つの系統の直列ビデオ
信号VsA、 VBBを単一系統の直列ビデオ信4V、
ABに合成するミキサ一部、11は第1のP/S変換部
3Aと第2のP/S変換部3Bを互いに異速度で同期動
作させるための同期信号分周回路である。
ここで、第1のフレームメモリー2人は、高いドツト密
度で精密表示する必要のある図形などの高解像度画情報
を表示画面上のドツトに1対1で対応させて記憶するこ
とができるように、非常に大きな記憶容量をもたされて
いる。一方、第2のフレームメモIJ−2Bは、精密表
示の必要がない文字などの低解像度画情報だけを表示画
面上のドツトに対してn対1 (nは2以上の整数)の
対応関係で記憶するように、第1のフレームメモリー2
Aに対して大幅に小さな記憶容量しかもたされていない
。
度で精密表示する必要のある図形などの高解像度画情報
を表示画面上のドツトに1対1で対応させて記憶するこ
とができるように、非常に大きな記憶容量をもたされて
いる。一方、第2のフレームメモIJ−2Bは、精密表
示の必要がない文字などの低解像度画情報だけを表示画
面上のドツトに対してn対1 (nは2以上の整数)の
対応関係で記憶するように、第1のフレームメモリー2
Aに対して大幅に小さな記憶容量しかもたされていない
。
たとえば、画像出力装置5の表示解像度が16ドツ)/
Wであった場合、第1のフレームメモリー2Aは、その
表示解像度の限界に合わせて、16ドツト/鱈の解像度
で画面表示される高解像度画情報を1画面分格納できる
大きさの記憶容量をもたされる。一方、第2のフレーム
メモリー2BKi/’i、上記表示解像度の限界よルも
数倍低い解像度、たとえば4ドツト/部程度の解像度で
画面表示される低解像度画情報だけを1画面分格納でき
るだけの記憶容量しかもたされない。
Wであった場合、第1のフレームメモリー2Aは、その
表示解像度の限界に合わせて、16ドツト/鱈の解像度
で画面表示される高解像度画情報を1画面分格納できる
大きさの記憶容量をもたされる。一方、第2のフレーム
メモリー2BKi/’i、上記表示解像度の限界よルも
数倍低い解像度、たとえば4ドツト/部程度の解像度で
画面表示される低解像度画情報だけを1画面分格納でき
るだけの記憶容量しかもたされない。
第1.第2のP/s変換部3A、3Bは、第2のP/S
変換部3Bの方が同期信号分周回路11によって分周さ
れた同期信号で低速動作させられることKよシ、上記フ
レームメモリー2A、2Bの記憶容量の比に応じた速度
比で互いに同期動作させられるようになっている。これ
にょシ、第1のフレームメモリー2Aに格納された高解
像度画情報と、第2のフレームメモリー2BK格納され
た低解像度画情報は、表示画面上での位置対応関係を保
ちながら、それぞれに直列のビデオ信号Vs A vV
sBに変換されるようKなっている。
変換部3Bの方が同期信号分周回路11によって分周さ
れた同期信号で低速動作させられることKよシ、上記フ
レームメモリー2A、2Bの記憶容量の比に応じた速度
比で互いに同期動作させられるようになっている。これ
にょシ、第1のフレームメモリー2Aに格納された高解
像度画情報と、第2のフレームメモリー2BK格納され
た低解像度画情報は、表示画面上での位置対応関係を保
ちながら、それぞれに直列のビデオ信号Vs A vV
sBに変換されるようKなっている。
たとえば、高解像度画情報が16ドツト/Wで低解像度
画情報が4ドツ)7wの解像度であった場合には、16
ドツト分の高解像度画情報が直列ビデオ信号VsAにシ
リアル変換される間に、低解像度画情報の方は4ドツト
分だけが直列ビデオ信号VsBにシリアル変換される。
画情報が4ドツ)7wの解像度であった場合には、16
ドツト分の高解像度画情報が直列ビデオ信号VsAにシ
リアル変換される間に、低解像度画情報の方は4ドツト
分だけが直列ビデオ信号VsBにシリアル変換される。
ミキサ一部lOは、第2図にその回路炉を示すように、
論理和ゲートや排他的論理和ゲートなどを用いて構成さ
れ、いずれかの論理回路の論理動作によって、第1のP
/S変換部3Aから出力された高解像度の直列ビデオ信
号VsAと第2のP/S変換部3Bから出力された低解
像度の直列ビデオ信号VsBを単一のビデオ信号VsA
B K合成する。
論理和ゲートや排他的論理和ゲートなどを用いて構成さ
れ、いずれかの論理回路の論理動作によって、第1のP
/S変換部3Aから出力された高解像度の直列ビデオ信
号VsAと第2のP/S変換部3Bから出力された低解
像度の直列ビデオ信号VsBを単一のビデオ信号VsA
B K合成する。
この合成を行なう論理回路の種類は、設定部101から
の設定情報によって任意に選択される。
の設定情報によって任意に選択される。
以上のように構成されたディスプレイ表示装置について
、以下その動作を説明する。
、以下その動作を説明する。
上述した実施例の装置では、図形などをあらゎすイメー
ジ情報と文字や記号だけをあられすコード情報とからな
る複合文書情報を画面表示させる場合に1イメージ情報
の方は、第1の画像処理ユニットIAの制御下で第1の
フレームメモリー2人に格納される。また、コード情報
の方は、第2の画像処理ユニツ)IBの制御下でフォン
ト情報に変換された後、第2のフレームメモリー2Bに
格納される。第1のフレームメモリー2Aに格納された
イメージ情報と第2のフレームメモリー2Bに格納され
たフォント情報は、それぞれに直列のビデオ信号VsA
、VsBにシリアル変換される。
ジ情報と文字や記号だけをあられすコード情報とからな
る複合文書情報を画面表示させる場合に1イメージ情報
の方は、第1の画像処理ユニットIAの制御下で第1の
フレームメモリー2人に格納される。また、コード情報
の方は、第2の画像処理ユニツ)IBの制御下でフォン
ト情報に変換された後、第2のフレームメモリー2Bに
格納される。第1のフレームメモリー2Aに格納された
イメージ情報と第2のフレームメモリー2Bに格納され
たフォント情報は、それぞれに直列のビデオ信号VsA
、VsBにシリアル変換される。
変換された2つの直列ビデオ信号VaAとVsBは、ミ
キサ一部10で単一の直列ビデオ信号VsABにハード
ウェア的に合成される。そして、この合成された直列ビ
デオ信号Vi ABが、表示ドライバー4を介して、画
像出力装置5に画面表示される。
キサ一部10で単一の直列ビデオ信号VsABにハード
ウェア的に合成される。そして、この合成された直列ビ
デオ信号Vi ABが、表示ドライバー4を介して、画
像出力装置5に画面表示される。
以上のようにして、図形などの高解像度画情報と文字な
どの低解像度画情報が同一画面に合成されてディスプレ
イ表示される。
どの低解像度画情報が同一画面に合成されてディスプレ
イ表示される。
ここで注目すべきことは、同一画面に合成表示される画
情報が、各フレームメモリー2A、2BととKそれぞれ
に独立して並行処理されることによシ、表示内容の更新
を文字や図形などの種類別に行なわせることができると
ともに、各フレームメモリー2A、2Bの内容を同一画
面に合成して表示させるための処理が、メモ’J−2A
、2Bの格納内容をメモリー上にてソフトウェア的に操
作する複雑な画像処理動作に依らずに、直列ビデオ信号
VsA、VsBをハードウェア的に合成するだけの単純
な動作によって非常に高速に行なわれるようになってい
ることである。これによシ、表示画像の高解像度化と処
理の高速化とが両立して達成されるようになる。たとえ
ば、図形などの高解像度画情報と一緒に表示されている
文字などの低解像度だけを更新させたい場合には、記憶
容量の大きな第1のフレームメモリーIAには手を加え
ずに、記憶容量の小さな第2のフレームメモリー2Bだ
けを操作すればよい。これによシ、文字のスクロールな
どが高速で行なえるようになる。
情報が、各フレームメモリー2A、2BととKそれぞれ
に独立して並行処理されることによシ、表示内容の更新
を文字や図形などの種類別に行なわせることができると
ともに、各フレームメモリー2A、2Bの内容を同一画
面に合成して表示させるための処理が、メモ’J−2A
、2Bの格納内容をメモリー上にてソフトウェア的に操
作する複雑な画像処理動作に依らずに、直列ビデオ信号
VsA、VsBをハードウェア的に合成するだけの単純
な動作によって非常に高速に行なわれるようになってい
ることである。これによシ、表示画像の高解像度化と処
理の高速化とが両立して達成されるようになる。たとえ
ば、図形などの高解像度画情報と一緒に表示されている
文字などの低解像度だけを更新させたい場合には、記憶
容量の大きな第1のフレームメモリーIAには手を加え
ずに、記憶容量の小さな第2のフレームメモリー2Bだ
けを操作すればよい。これによシ、文字のスクロールな
どが高速で行なえるようになる。
以上、実施例について説明してきたが、本発明は上述し
た実施例以外にも適用可能である。たとえば、フレーム
メモリーは3画面分以上を設けてもよい。また、ビデオ
信号をアナログ化して画面表示させるような場合には、
ミキサ一部にアナログ演算回路を使用することによりて
も対応できる。
た実施例以外にも適用可能である。たとえば、フレーム
メモリーは3画面分以上を設けてもよい。また、ビデオ
信号をアナログ化して画面表示させるような場合には、
ミキサ一部にアナログ演算回路を使用することによりて
も対応できる。
発明の効果
以上の説明から明らかなように、本発明は、複数組の画
像処理ユニットとフレームメモリーによってそれぞれに
独立して並行処理された複数種類の表示用画情報を、フ
レームメモリーごとにそれぞれに直列のビデオ信号にシ
リアル変換した後、このシリアル変換された複数系統の
直列ビデオ信号を単一系統の直列ビデオ信号に合成して
同一画面に表示させることによって、同一画面に表示さ
れる画情報が各フレームメモリーごとにそれぞれに独立
して並行処理されるとともに、各フレームメモリーの内
容を同一画面に合成して表示させるための処理が、メモ
リーの情報内容をメモリー上にてソフトウェア的に操作
する複雑な画像処理動作に依らずに、直列ビデオ信号を
ハードウェア的に合成するだけの単純な動作によりて行
なわれるため、表示画像の高解像度化と処理の高速化と
が両立して達成されるようになって、表示内容の更新を
文字や図形などの種類別に行なわせることができるとと
もに、その更新を高速で行なわせることができる、とい
う効果を有するものである。
像処理ユニットとフレームメモリーによってそれぞれに
独立して並行処理された複数種類の表示用画情報を、フ
レームメモリーごとにそれぞれに直列のビデオ信号にシ
リアル変換した後、このシリアル変換された複数系統の
直列ビデオ信号を単一系統の直列ビデオ信号に合成して
同一画面に表示させることによって、同一画面に表示さ
れる画情報が各フレームメモリーごとにそれぞれに独立
して並行処理されるとともに、各フレームメモリーの内
容を同一画面に合成して表示させるための処理が、メモ
リーの情報内容をメモリー上にてソフトウェア的に操作
する複雑な画像処理動作に依らずに、直列ビデオ信号を
ハードウェア的に合成するだけの単純な動作によりて行
なわれるため、表示画像の高解像度化と処理の高速化と
が両立して達成されるようになって、表示内容の更新を
文字や図形などの種類別に行なわせることができるとと
もに、その更新を高速で行なわせることができる、とい
う効果を有するものである。
第1図は本発明の一実施例によるディスプレイ表示装置
の概略構成図、第2図はミキサー手段の具体的な構成例
を示す図、第3図は従来のディスプレイ表示装置の概略
構成図である。 IA、IB・・・画偉処理ユニツ)、2A、2B・・・
フレームメモリー 3A、3B・・・P/S (パラレ
ル/シリアル)変換部、4・・・表示ドライバー 5・
・・画像出力装置、6・・・同期回路、7A、7B・・
・アドレスバス、8・・・ローカルバス、9・・・シス
テムパス、lO・・・ミキサ一部、11・・・同期信号
分周回路、v8A。 VsB、VsAB・・・ビデオ信号。 代理人の氏名 弁理士 粟野重孝 ほか1名第 図
の概略構成図、第2図はミキサー手段の具体的な構成例
を示す図、第3図は従来のディスプレイ表示装置の概略
構成図である。 IA、IB・・・画偉処理ユニツ)、2A、2B・・・
フレームメモリー 3A、3B・・・P/S (パラレ
ル/シリアル)変換部、4・・・表示ドライバー 5・
・・画像出力装置、6・・・同期回路、7A、7B・・
・アドレスバス、8・・・ローカルバス、9・・・シス
テムパス、lO・・・ミキサ一部、11・・・同期信号
分周回路、v8A。 VsB、VsAB・・・ビデオ信号。 代理人の氏名 弁理士 粟野重孝 ほか1名第 図
Claims (1)
- 互いに同期関係を保ちながらそれぞれに独立して動作す
る複数の画像処理ユニットと、画像処理ユニットごとに
設けられて、それぞれに画像処理ユニットの制御下で画
面表示のための画情報を格納する複数のフレームメモリ
ーと、互いに同期関係を保ちながら上記複数のフレーム
メモリーに格納された画情報をそれぞれに読み出して直
列ビデオ信号の形式で出力する複数のシリアル変換手段
と、上記複数のシリアル変換手段からそれぞれに出力さ
れる複数系統の直列ビデオ信号を単一系統の直列ビデオ
信号に合成するミキサー手段と、上記ミキサー手段によ
って合成された直列ビデオ信号を画面表示する画像出力
装置とを備えたディスプレイ表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8628989A JPH02264323A (ja) | 1989-04-05 | 1989-04-05 | ディスプレイ表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8628989A JPH02264323A (ja) | 1989-04-05 | 1989-04-05 | ディスプレイ表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02264323A true JPH02264323A (ja) | 1990-10-29 |
Family
ID=13882677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8628989A Pending JPH02264323A (ja) | 1989-04-05 | 1989-04-05 | ディスプレイ表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02264323A (ja) |
-
1989
- 1989-04-05 JP JP8628989A patent/JPH02264323A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890002958B1 (ko) | 라스터 주사 표시 장치 | |
| US4878117A (en) | Video signal mixing unit for simultaneously displaying video signals having different picture aspect ratios and resolutions | |
| JPH0792661B2 (ja) | イメージ表示装置 | |
| JPH02285393A (ja) | 並列型マルチ動画像表示装置 | |
| JPS60263193A (ja) | 画像表示装置 | |
| EP0579402A1 (en) | Nubus dual display card | |
| JPS638488B2 (ja) | ||
| JPH01189690A (ja) | 二重画面表示制御装置 | |
| JPH02264323A (ja) | ディスプレイ表示装置 | |
| JP2000324337A (ja) | 画像拡大縮小装置 | |
| JP3593715B2 (ja) | 映像表示装置 | |
| JPS62208766A (ja) | 映像合成装置 | |
| JPH0571113B2 (ja) | ||
| JPH02137070A (ja) | 画像処理装置 | |
| JPH06343142A (ja) | 画像表示装置 | |
| JPH08328519A (ja) | マルチディスプレイ用画像出力装置 | |
| JP2613933B2 (ja) | 表示容量変換装置および表示システム | |
| JPH05308569A (ja) | 画像合成装置 | |
| EP0242139A2 (en) | Display controller | |
| JPH10274974A (ja) | 画像表示制御装置 | |
| JP2626294B2 (ja) | カラー画像処理装置 | |
| JPH0830254A (ja) | 表示効果発生回路 | |
| JP3017003B2 (ja) | 画像処理装置 | |
| JPH07219512A (ja) | ラスタスキャンtv画像生成装置及び高解像度tv画像の合成表示方式 | |
| JP2004085946A (ja) | 画面合成型表示装置 |