JPH02266451A

JPH02266451A - Ｉ／ｏデバイス切換え方法

Info

Publication number: JPH02266451A
Application number: JP1087207A
Authority: JP
Inventors: Hideyuki Maehara; 前原　英行; Toshikatsu Igarashi; 五十嵐　利勝; Yasuo Hashimoto; 康雄橋本
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1989-04-06
Filing date: 1989-04-06
Publication date: 1990-10-31
Anticipated expiration: 2012-11-19
Also published as: JP2680672B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は、複数のＩ／Ｏデバイスをホストに接続したシ
ステムにおいて、セレクトするＩ／Ｏデバイスを切換え
る方式棹関し、例えば、キーボード等の切換に好適な同
方式に関する。

（ロ）従来の技術一般に、キーボードはキーボードコントローラと呼ばれ
る１チツプマイコンにて構成されるＩ／Ｏデバイスを含
み、又、プリンタ等もホストと通信するためのＩ／Ｏデ
バイスを含む。

このようなＩ／Ｏデバイスを含む入出力装置を、複数ホ
ストに接続したシステムにおいて、セレクトする入出力
装置を切換える例は、例えば、特開昭６３−１９０２９
号公報に開示されている。

即ち、同公報においては、キーボードの切換について開
示されており、その方式は、各キーボードにキーボード
切換用の専用キーを設け、該キーの押下に応じて、ホス
トと接続きれる複数のデータラインのいずれかを有効と
するものであった。

（ハ〉発明が解決しようとする課題従来の技術においては、切換用の専用キーを入出力装置
に特別に設けなければならず、又、キー操作のため、オ
ペレータの介入が必ず必要となるという課題があった。

（ハ）発明を解決するだめの手段本発明は、リセットストローブ信号を入力するリセット
端子を有する複数のＩ／Ｏデバイスをホストに接続した
システムにおいて、前記ホストのＣＰＵの命令実行に応
じて、前記複数のＩ／Ｏデバイスへの複数のリセットス
トローブ信号の信号レベルを各々独立に制御する制御手
段を設け、旦セレクトされたＩ／Ｏデバイスへの前記リ
セットストローブ信号をディスエーブルレベルからイネ
ーブルレベルにし、新たにセし・クトしようとするＩ／
Ｏデバイスへの前記リセットストローブ信号をイネーブ
ルレベルからディスエーブルレベルにして、セレクトす
るＩ／Ｏデバイスを切換え、上記課題を解決するもので
ある。

（ネ）作用本発明では、上記制御手段を設け、Ｉ／Ｏデバイスへの
リセットストローブ信号を制御して、Ｉ／Ｏデバイスを
切換えるようにしたので、ソフトウェアによりＩ／Ｏデ
バイスの切換を実現できるようになる。

（へ）実施例第１図は、本発明を実現するシステムの構成を示すブロ
ック図であり、（１）はホストＣＰＵ、（２）はアドレ
スバス、＜３）はデータバス、　（４）はイニシャルプ
ログラムやＢｉＯ２等のプログラムを記憶したＲＯＭ、
（５）はメインメモリとしてのＲＡＭ、（６）及び（７
）はＤ入力端子がデータバス（３）に接続され、Ｑ出力
端子よりリセットストローブ信号Ｒ３ＴＢＩ及びＲ８Ｔ
Ｂ２を各々出力する内部ＫＢ用及び外部ＫＢ用ツブリッ
プフロップ／Ｆ、（８）は内部ＫＢ用及び外部ＫＢ用Ｆ
／Ｆ（６）及び（７）に各々割り当てられたＩ／Ｏアド
レスをデコードし、ホストｃｐＵ（１）からのライトス
トローブ信号ＷＳＴＨに応じて、Ｆ／Ｆ（６）及び（７
）のＣＬ端子にクロックパルスＣＬ１及びＣＬ２を各々
送出するデコーダ、（９）はキーボード用のインターフ
ェース回路Ｉ／Ｆである。

更に、（／Ｏ）は内部キーボード、（１１）は外部キー
ボードであって、各キーボードは、イニシャルプログラ
ム等のプログラムを記憶したＲＯＭ（１２）あるいは＜
１３）を内蔵し１チツプマイクロコンピユータで構成き
れた同一機能を有するキーボードコントローラ（１４）
、（１５）と、キーマトリクス回路（１６）（１７）と
、ホストとのインターフェース回路Ｉ／Ｆ（１８）（１
９）とを各々備え、インターフェース回路（１８）と（
９）、及び、（１９）と（９）とは、信号ライン（２０
）及び（２１）で各々接続されている。

又、キーボードコントローラ（１４）及び（１５）の各
リセット端子Ｒには、信号ライン〈２２）及び（２３）
を介して、リセットストローブ信号Ｒ８ＴＢＩ及びＲ８
ＴＢ２が各々入力されている。そして、キーボードコン
トローラ（１４）及び（１５）は、信号Ｒ３ＴＢ１及び
Ｒ８ＴＢ２が、各々、イネーブルレベルを表わす「Ｏ」
レベルからディスエーブルレベルを表わす「１」レベル
に変化するのに応じて、ＲＯＭ（１２）又は（１３）内
のイニシャルプログラムに従って初期化を行い、初期化
が正常に行われたか否かを、ホストＣＰＵ（１）からの
間合わせに対して応答する機能を有する。

そこで、先ず電源が投入きれると、パワーオンノセット
信号ＰＯＲ９Ｔが内部ＫＢ用Ｆ／Ｆ（６）及び外部ＫＢ
用Ｆ／Ｆ（７）のプリセット端子ＰＲに入力されて、両
Ｆ／Ｆ（６）（７）からの信号Ｒ３ＴＢ１及びＲ３ＴＢ
２が１１．レベルになる。又、ホストＣＰＵ（１）は、
リセット端子Ｒへの信号ＰＯＲ５Ｔの入力に応じて、Ｒ
ＯＭ（４）内のイニシャルプログラムを実行する。即ち
、第２図のフローチャートに示すように、内部ＫＢ用Ｆ
／Ｆ（６）をｒＯ」にするアウト命令を実行し、所定期
間経過後内部ＫＢ用Ｆ　／　Ｆ　（６）を１１．にする
アウト命令を実行し、その後、ホスト側のシステムの初
期化を実行する。ホストＣＰＵ（１）は、最初のアウト
命令の実行により、データラインＤｏに「０．を、アド
レスバス（２）に内部ＫＢ用Ｆ／Ｆ（６）のＩ／Ｏアド
レスを出力し、且つ、ライトストローブ信号ＷＳＴＢを
出力し、これにより、第３図（ア）の如く、Ｆ／Ｆ（６
）の出力信号Ｒ３ＴＢ　１はｒｌ」レベルから「０」レ
ベルとなる。又、所定期間経過後、次のアウト命令の実
行により、データラインＤＯに１１」を送出し、これに
より、Ｆ　／　Ｆ　（６）の出力信号Ｒ３ＴＢＩはｒ□
、レベルからｒｌ」レベルに戻る。

このように、信号Ｒ８ＴＢＩのレベルがｒ□」から１１
Ｊに変化すると、内部キーボード（／Ｏ）のキーボード
コントローラ（１４）はリセットされて、上述の如く初
期化を実行する。そして、ホストＣＰＵ（１）がシステ
ム初期化後に、内部キーボード（／Ｏ）に、キーボード
側の初期化が正常に行われたか否かを信号ライン（２０
）を介して間合わせすることに対して、キーボードコン
トローラ（１４）は、正常又は異常の応答を信号ライン
（２０）を介して行う。正常の応答がホストＣＰＵ（１
）に入力されると、内部キーボード（／Ｏ）が使用可能
状態となる。

このとき、外部キーボード（１１）のキーボードコント
ローラフ１５）は、リセットがかけられていないので使
用不能状態になっている。

内部キーボード（／Ｏ）が使用可能状態にあるとき、こ
のキーボード（／Ｏ）からの入力により、あるいは、Ｒ
ＡＭ（５）にロードしたユーザープログラム上で、第２
図のフローチャートに示す５Ｔ−５〜５Ｔ−８までの命
令を、ホストＣＰＵ（１）に実行させると、外部キーボ
ード（１１）への切換を行うことができる。

即ち、先ず、５Ｔ−５の内部ＫＢ用Ｆ／Ｆ（６）をｒＯ
」にするアウト命令によって、第３図（ア）の如く、信
号Ｒ５ＴＢＩはｒｌ、レベルからｆＯ」レベルに変化し
、キーボードコントローラ（１４）は動作不能状態とな
る。次に、５Ｔ−６の外部ＫＢ用Ｆ／Ｆ（７）を「０」
にするアウト命令、及び所定時間経過後の５Ｔ−７の外
部ＫＢ用Ｆ／Ｆ（７）を「１ヨにするアウト命令によっ
て、第３図（イ）の如く、信号Ｒ３ＴＢ２はｒ　１　、
　＝　ｒ　Ｏ。

→１１」レベルと変化し、これにより、キーボードコン
トローラ（１５）にリセットがかけられ、初期化を実行
する。更に、次の５Ｔ−８の■へのＪＵＭＰ命令により
、ホストＣＰＵ（１）はシステムの初期化に移り、この
初期化後、内部キーボード（／Ｏ）に対して、キーボー
ド側の初期化が正常に行われたか否かを間合わせする。

ところが、キーボードコントローラ（１４）は動作不能
状態にあるので、正常の応答をせず、このため、次に、
ホストＣＰＵ（１）は外部キーボード（１１）に対して
、初期化が正常に行われたか否かの問合わせを行う。こ
のとき、キーボードコントローラ（１５）では、上述の
如く初期化が行われているので、その初期化が正常であ
ったならば、キーボードコントローラ（１５）は信号ラ
イン（２１）を介して正常の応答をホストＣＰＵ（１）
へ送出する。従って、内部キーボード（／Ｏ）に代えて
、外部キーボード（１１）が使用可能状態になる。

一方、このようにして外部キーボード（１１）が使用可
能状態にあるとき、このキーボード（１１）からの入力
により、あるいは、ＲＡＭ（５）にロードしたユーザー
プログラム上で、第２図のフローチャートに示す５Ｔ−
／Ｏ−３Ｔ−１３までの命令を、ホストＣＰＵ（１）に
実行させると、５Ｔ−／Ｏのアウト命令により第３図（
イ）の如く、信号Ｒ５ＴＢ２が「１」から／Ｏ」レベル
に変化して、キーボードコントローラ（１５〉が動作不
能状態となり、次の５Ｔ−１１，１２のアウト命令によ
り、第３図（７）（７）如く、信号Ｒ８ＴＢ　ＩＪ（’
　ＯＪから「１」レベルに変化して、キーボードコント
ローラ（１４）がリセットされ初期化を実行する。

更に、次の５Ｔ−１３のＪＵＭＰ命令の実行の後、５Ｔ
−８の場合と同様、ホストＣＰＵ（１）が問合わせを発
し、キーボードコントローラ（１４）は、初期化が正常
であるときその旨の応答をホストＣＰＵ（１）に発する
。従って、外部キーボード（１１）に代えて内部キーボ
ード（／Ｏ）が、使用可能状態に切換えられる。

尚、内部キーボード（／Ｏ）と外部キーボード（１１）
への間合わせに対して、いずれの場合も正常の応答がな
されなければ、キーボードエラーとして処理される。

ところで、５Ｔ−５〜５Ｔ−８の命令あるいは５Ｔ−／
Ｏ〜５Ｔ−１３の命令を一連の切換えプログラムとして
ＲＯＭ（４）内に記憶しておき、キーボードあるいはユ
ーザープログラム上で、この切換プログラムを呼出す構
成としても、無論同様の効果を得ることができる。

（ト）発明の効果本発明に依れば、ソフトウェアによりＩ／Ｏデバイスの
切換えを行えるようになるので、切換用の専用キーを入
出力装置に特別に設ける必要はなくなり、又、オペレー
タの介入なしで入出力装置の切換を実行できるようにな
る。

【図面の簡単な説明】

第１図は本発明を実現するシステムの構成を示すブロッ
ク図、第２図は本発明におけるホストＣＰＵの処理内容
を示すフローチャート、第３図は第１図におけるリセッ
トストローブ信号のタイミングチャートである。（１）・・・ホストＣＰＵ、　＜２）・・・アドレスバ
ス、（３）・・・データバス、（６）（７）・・・フリ
ップフロップ、　　（８）・・・デコーダ、（／Ｏ）・
・・内部キーボード、　　（１１）・・・外部キーボー
ド、　　（１４）（１５）・・・キーボードコントロー
ラ。

Claims

【特許請求の範囲】

（１）リセットストローブ信号を入力するリセット端子
を有する複数のＩ／Ｏデバイスをホストに接続したシス
テムにおいて、前記ホストのＣＰＵの命令実行に応じて
、前記複数のＩ／Ｏデバイスへの複数のリセットストロ
ーブ信号の信号レベルを各々独立に制御する制御手段を
設け、一旦セレクトされたＩ／Ｏデバイスへの前記リセ
ットストローブ信号をディスエーブルレベルからイネー
ブルレベルにし、新たにセレクトしようとするＩ／Ｏデ
バイスへの前記リセットストローブ信号をイネーブルレ
ベルからディスエーブルレベルにして、セレクトするＩ
／Ｏデバイスを切換えることを特徴としたＩ／Ｏデバイ
ス切換方式。