JPH02266832A - バッテリ充放電電流の絶対値をパルス幅に変換する装置 - Google Patents
バッテリ充放電電流の絶対値をパルス幅に変換する装置Info
- Publication number
- JPH02266832A JPH02266832A JP1086458A JP8645889A JPH02266832A JP H02266832 A JPH02266832 A JP H02266832A JP 1086458 A JP1086458 A JP 1086458A JP 8645889 A JP8645889 A JP 8645889A JP H02266832 A JPH02266832 A JP H02266832A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output voltage
- absolute value
- output
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007599 discharging Methods 0.000 title claims description 20
- 238000001514 detection method Methods 0.000 claims abstract description 13
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Tests Of Electric Status Of Batteries (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、バッテリに流れる充電電流、放電電流の絶対
値に応じたパルス幅を持つパルスを生成するバッテリ充
放電電流の絶対値をパルス幅に変換する装置に関する。
値に応じたパルス幅を持つパルスを生成するバッテリ充
放電電流の絶対値をパルス幅に変換する装置に関する。
実際にバッテリに流れる充放電電流を検出して充放電容
量や残存容量等を求め、更にその結果に基づいてバッテ
リの充電制御等を行うバッテリ充放電制御装置において
は、バッテリ充放電電流の絶対値をパルス幅に変換し、
そのパルス幅を使って各種の処理を行っている。
量や残存容量等を求め、更にその結果に基づいてバッテ
リの充電制御等を行うバッテリ充放電制御装置において
は、バッテリ充放電電流の絶対値をパルス幅に変換し、
そのパルス幅を使って各種の処理を行っている。
そして従来、この種の変換装置は、第３図に示すように
、バッテリ充放電電流の経路に挿入された電流検出用抵
抗９に接続されバッテリ充放電電流に応じた正の電圧値
あるいは負の電圧値を出力する充放電電流検出回路１と
、この出力電圧を全波整流することにより充放電電流の
絶対値に応じた正の電圧値を出力するアナログ絶対値ア
ンプ１０と、所定周期たとえば１／６４秒毎に例えば６
４ＫＨｚのクロックのカウント動作を初期値零から開始
するカウンタ７と、カウンタ７のカウント値をディジタ
ル電圧値にみたててそれをアナログ電圧値に変換するユ
ニポーラタイプのＤ／Ａコンバータ２゛ と、Ｄ／Ａコ
ンバータ２°の出力電圧とアナログ絶対値アンプＩＯの
出力電圧とを比較する比較器３とで構成され、比較器３
からバッテリ充放電電流の絶対値に応じたパルス幅を持
つパルスが所定周期毎に出力されるものであった。
、バッテリ充放電電流の経路に挿入された電流検出用抵
抗９に接続されバッテリ充放電電流に応じた正の電圧値
あるいは負の電圧値を出力する充放電電流検出回路１と
、この出力電圧を全波整流することにより充放電電流の
絶対値に応じた正の電圧値を出力するアナログ絶対値ア
ンプ１０と、所定周期たとえば１／６４秒毎に例えば６
４ＫＨｚのクロックのカウント動作を初期値零から開始
するカウンタ７と、カウンタ７のカウント値をディジタ
ル電圧値にみたててそれをアナログ電圧値に変換するユ
ニポーラタイプのＤ／Ａコンバータ２゛ と、Ｄ／Ａコ
ンバータ２°の出力電圧とアナログ絶対値アンプＩＯの
出力電圧とを比較する比較器３とで構成され、比較器３
からバッテリ充放電電流の絶対値に応じたパルス幅を持
つパルスが所定周期毎に出力されるものであった。
なお、同図において、５は比較器３からパルスが出力さ
れている期間中クロックを通す論理積回路であり、この
結果、論理積回路５からは所定周期毎にバッテリ充放電
電流の絶対値に応じた数のクロックが出力されることに
なり、容量積算用カウンタ８のクロック端子ＣＬＫに入
力される。この容量積算用カウンタ８は、充放電判定部
６でバッテリが充電状態にあると判定されているときカ
ウントアツプ動作を行い、放電状態にあると判定されて
いるときカウントダウン動作を行うものであり、従って
容量積算用カウンタ８のカウント値はバッテリの残存容
量を表示することになる。
れている期間中クロックを通す論理積回路であり、この
結果、論理積回路５からは所定周期毎にバッテリ充放電
電流の絶対値に応じた数のクロックが出力されることに
なり、容量積算用カウンタ８のクロック端子ＣＬＫに入
力される。この容量積算用カウンタ８は、充放電判定部
６でバッテリが充電状態にあると判定されているときカ
ウントアツプ動作を行い、放電状態にあると判定されて
いるときカウントダウン動作を行うものであり、従って
容量積算用カウンタ８のカウント値はバッテリの残存容
量を表示することになる。
〔発明が解決しようとする課題〕
従来は上述した構成によってバッテリ充放１ｉ電流の絶
対値をパルス幅に変換していたが、充放電電流検出回路
１の後段にアナログ絶対値アンプを接続して全波整流す
る構成を採用している為、次のような問題点があった。
対値をパルス幅に変換していたが、充放電電流検出回路
１の後段にアナログ絶対値アンプを接続して全波整流す
る構成を採用している為、次のような問題点があった。
（１）一般にアナログ絶対値アンプは整流用にダイオー
ドを使用しているため、温度変化によるその順方向電圧
ドロップの変動によって、アンプ自体の温度特性が良く
ない。このため、変換装置自体の温度特性もその影響を
受けて悪化する。
ドを使用しているため、温度変化によるその順方向電圧
ドロップの変動によって、アンプ自体の温度特性が良く
ない。このため、変換装置自体の温度特性もその影響を
受けて悪化する。
（２）変換装置の調整作業の１つに、アナログ絶対値ア
ンプの全波整流を行う際のゲイン調整が加わり、この種
のゲイン調整は難しいので、全体の調整作業が繁雑かつ
難しくなる。
ンプの全波整流を行う際のゲイン調整が加わり、この種
のゲイン調整は難しいので、全体の調整作業が繁雑かつ
難しくなる。
本発明はこのような従来の問題点を解決したものであり
、その目的は、温度特性の劣化、調整作業の困難化等を
招来するアナログ絶対値アンプを使用する必要のないバ
ッテリ充放電電流の絶対値をパルス幅に変換する装置を
提供することにある。
、その目的は、温度特性の劣化、調整作業の困難化等を
招来するアナログ絶対値アンプを使用する必要のないバ
ッテリ充放電電流の絶対値をパルス幅に変換する装置を
提供することにある。
本発明のバッテリ充放電電流の絶対値をパルス幅に変換
する装置は、上記の目的を達成するために、バッテリ充
放電電流の検出回路と、所定周期毎にクロックの計数を
開始するカウンタと、このカウンタのカウント値をアナ
ログ電圧に変換するバイポーラタイプのＤ／Ａコンバー
タと、このＤ／Ａコンバータの出力電圧と前記検出回路
の出力電圧とを比較する比較器と、前記Ｄ／Ａコンバー
タの入力となる前記カウンタの出力ビットの内の零アン
ペア相当で値が反転するビットの出力と前記比較器の出
力とを入力とする排他的論理和回路とを有している。
する装置は、上記の目的を達成するために、バッテリ充
放電電流の検出回路と、所定周期毎にクロックの計数を
開始するカウンタと、このカウンタのカウント値をアナ
ログ電圧に変換するバイポーラタイプのＤ／Ａコンバー
タと、このＤ／Ａコンバータの出力電圧と前記検出回路
の出力電圧とを比較する比較器と、前記Ｄ／Ａコンバー
タの入力となる前記カウンタの出力ビットの内の零アン
ペア相当で値が反転するビットの出力と前記比較器の出
力とを入力とする排他的論理和回路とを有している。
本発明のバッテリ充放電電流の絶対値をパルス幅に変換
する装置においては、検出回路が実際にバ・ンテリを流
れるバッテリ充放電電流を検出して比較器の一方の入力
にその出力電圧を加え、バイポーラのＤ／Ａコンバータ
が、所定周期毎にクロックの計数を開始するカウンタの
カウント値をアナログ電圧に変換して比較器の他方の入
力に加え、比較器が双方の電圧を比較し、排他的論理和
回路がＤ／Ａコンバータの入力となる前記カウンタの出
力ビットの内の零アンペア相当で値が反転するピントの
出力と前記比較器の出力との排他的論理和条件をとるこ
とによりバッテリ充放電電流の絶対値に応じたパルス幅
のパルスを出力する。
する装置においては、検出回路が実際にバ・ンテリを流
れるバッテリ充放電電流を検出して比較器の一方の入力
にその出力電圧を加え、バイポーラのＤ／Ａコンバータ
が、所定周期毎にクロックの計数を開始するカウンタの
カウント値をアナログ電圧に変換して比較器の他方の入
力に加え、比較器が双方の電圧を比較し、排他的論理和
回路がＤ／Ａコンバータの入力となる前記カウンタの出
力ビットの内の零アンペア相当で値が反転するピントの
出力と前記比較器の出力との排他的論理和条件をとるこ
とによりバッテリ充放電電流の絶対値に応じたパルス幅
のパルスを出力する。
次に、本発明の実施例について図面を参照して詳細に説
明する。
明する。
第１図は本発明のバッテリ充放電電流の絶対値をパルス
幅に変換する装置の一実施例のブロック図であり、既に
説明した第３図と同一符号は同一部分を示し、２はバイ
ポーラタイプのＤ／Ａコンバータ、４は排他的論理和回
路である。本実施例が第３図の従来例と相違するところ
は、第３図のアナログ絶対値アンプ１０を取り除いて充
放電電流検出回路１の出力をそのまま比較器３の一方の
入力端子に入力した点、第３図のユニポーラタイプのＤ
／Ａコンバータ２°をバイポーラタイプのＤ／Ａコンバ
ータ２に置き換えた点、Ｄ／Ａコンバータ２の入力とな
るカウンタ７の出力ビットの内の零アンペア（ＯＡ）相
当で値が反転するビットの出力と比較器３の出力とを入
力とする排他的論理和回路４を論理積回路５の前段に設
けた点にある。カウンタ７が８ビツトカウンタとすると
、その０ビツト目〜７ビツト目の（直がＤ／Ａコンバー
タ２に入力され、Ｄ／Ａコンバータ２はカウンタ７のカ
ウント値が００□８のとき一５ｖを、ＦＦ ＨＥＸのと
き＋５■を出力し、００□８〜ＦＦ□。
幅に変換する装置の一実施例のブロック図であり、既に
説明した第３図と同一符号は同一部分を示し、２はバイ
ポーラタイプのＤ／Ａコンバータ、４は排他的論理和回
路である。本実施例が第３図の従来例と相違するところ
は、第３図のアナログ絶対値アンプ１０を取り除いて充
放電電流検出回路１の出力をそのまま比較器３の一方の
入力端子に入力した点、第３図のユニポーラタイプのＤ
／Ａコンバータ２°をバイポーラタイプのＤ／Ａコンバ
ータ２に置き換えた点、Ｄ／Ａコンバータ２の入力とな
るカウンタ７の出力ビットの内の零アンペア（ＯＡ）相
当で値が反転するビットの出力と比較器３の出力とを入
力とする排他的論理和回路４を論理積回路５の前段に設
けた点にある。カウンタ７が８ビツトカウンタとすると
、その０ビツト目〜７ビツト目の（直がＤ／Ａコンバー
タ２に入力され、Ｄ／Ａコンバータ２はカウンタ７のカ
ウント値が００□８のとき一５ｖを、ＦＦ ＨＥＸのと
き＋５■を出力し、００□８〜ＦＦ□。
の間では一５ｖから＋５■まで線形に変化する電圧を出
力する。従って、カウンタ７のカウント値が８０□１
（１０００００００）のとき即ち７ビツト目のみが“１
′のとき零■の電圧を出力することになるので、その７
ビツト目が排他的論理和回路４に加えられている。
力する。従って、カウンタ７のカウント値が８０□１
（１０００００００）のとき即ち７ビツト目のみが“１
′のとき零■の電圧を出力することになるので、その７
ビツト目が排他的論理和回路４に加えられている。
第２図は、カウンタ７がクロックの計数を開始してから
ほぼ最大値に達するまでの期間における第１図のＤ／Ａ
コンバータ２の入出力特性と、比較器３の出力、カウン
タ７の７ビツト目の値および排他的論理和回路４の出力
の時間的な変化を示す図であり、以下第２図を参照しな
がら第１図の実施例の動作を説明する。
ほぼ最大値に達するまでの期間における第１図のＤ／Ａ
コンバータ２の入出力特性と、比較器３の出力、カウン
タ７の７ビツト目の値および排他的論理和回路４の出力
の時間的な変化を示す図であり、以下第２図を参照しな
がら第１図の実施例の動作を説明する。
所定周期の開始時点の到来によりカウンタ７がクロック
の計数を開始し、カウント値が００ＨＥｘから徐々に増
大していくと、それに応じてＤ／Ａコンバータ２の出力
電圧ｖｔが第２図に示すようにリニアに増大していく。
の計数を開始し、カウント値が００ＨＥｘから徐々に増
大していくと、それに応じてＤ／Ａコンバータ２の出力
電圧ｖｔが第２図に示すようにリニアに増大していく。
今、バッテリが放電状態にあり、充放電電流検出回路１
の出力電圧■が第２図に示すレベルであったとすると、
Ｄ／Ａコンバータ２の出力電圧Ｖｔが出力電圧■１より
小さい期間中、比較器３の出力は第２図に示すようにロ
ウレベルであり、Ｄ／Ａコンバータ２の出力電圧ｖ２が
出力電圧■１を超えるとハイレベルになる。
の出力電圧■が第２図に示すレベルであったとすると、
Ｄ／Ａコンバータ２の出力電圧Ｖｔが出力電圧■１より
小さい期間中、比較器３の出力は第２図に示すようにロ
ウレベルであり、Ｄ／Ａコンバータ２の出力電圧ｖ２が
出力電圧■１を超えるとハイレベルになる。
他方、Ｄ／Ａコンバータ２の出力電圧■２が零アンペア
以上になると、第２図に示すようにカウンタ７の７ビツ
ト目の値が“０”から“１′°に変わる。従っ゛て、７
ビツト目の値と比較器３の出力とを入力とする排他的論
理和回路４の出力は第２図に示すものとなり、Ｄ／Ａコ
ンバータ２の出力電圧Ｖ、が充放電電流検出回路１の出
力電圧■１を超えた時点から零■に達した時点までの期
間中ハイレベルとなるパルスが得られることになる。
以上になると、第２図に示すようにカウンタ７の７ビツ
ト目の値が“０”から“１′°に変わる。従っ゛て、７
ビツト目の値と比較器３の出力とを入力とする排他的論
理和回路４の出力は第２図に示すものとなり、Ｄ／Ａコ
ンバータ２の出力電圧Ｖ、が充放電電流検出回路１の出
力電圧■１を超えた時点から零■に達した時点までの期
間中ハイレベルとなるパルスが得られることになる。
そしてこの場合、Ｄ／Ａコンバータ２の出力電圧■２の
特性はリニアなので、排他的論理和回路４から出力され
るパルスのパルス幅はパンテリ充放電電流の絶対値に応
じたものとなる。
特性はリニアなので、排他的論理和回路４から出力され
るパルスのパルス幅はパンテリ充放電電流の絶対値に応
じたものとなる。
第２図はバッテリが放電状態にある場合のものであるが
、バッテリが充電状態になって充放電電流検出回路ｌの
出力電圧■１が零■より大きくなると、第２図の比較器
３の出力波形の立ち上がりが同図の７ビツト目の値の波
形の立ち上がりよりも右方向にシフトした格好となり、
その立ち上がり時点の差に等しいパルス幅のパルスが排
他的論理和回路４で生成され、やはりバッテリ充放電電
流の絶対値に応じたパルス幅のパルスとなるものである
。
、バッテリが充電状態になって充放電電流検出回路ｌの
出力電圧■１が零■より大きくなると、第２図の比較器
３の出力波形の立ち上がりが同図の７ビツト目の値の波
形の立ち上がりよりも右方向にシフトした格好となり、
その立ち上がり時点の差に等しいパルス幅のパルスが排
他的論理和回路４で生成され、やはりバッテリ充放電電
流の絶対値に応じたパルス幅のパルスとなるものである
。
以上説明したように、本発明のバッテリ充放電電流の絶
対値をパルス幅に変換する装置においては、バイポーラ
タイプのＤ／Ａコンバータを使用し、且つそのＤ／Ａコ
ンバータの入力ビットの内の零アンペア相当で値が反転
するビットの出力と比較器の出力とを入力とする排他的
論理和回路を使用したことにより、バッテリ充放電電流
の検出回路の出力を直接に比較器に入力することができ
る。これにより、従来要したアナログ絶対値アンプが不
要となり、それに起因する温度特性の劣化や調整作業の
困難化等を無くすことができ、また構造も単純なものと
なる。
対値をパルス幅に変換する装置においては、バイポーラ
タイプのＤ／Ａコンバータを使用し、且つそのＤ／Ａコ
ンバータの入力ビットの内の零アンペア相当で値が反転
するビットの出力と比較器の出力とを入力とする排他的
論理和回路を使用したことにより、バッテリ充放電電流
の検出回路の出力を直接に比較器に入力することができ
る。これにより、従来要したアナログ絶対値アンプが不
要となり、それに起因する温度特性の劣化や調整作業の
困難化等を無くすことができ、また構造も単純なものと
なる。
第１図は本発明の一実施例のブロック図、第２図１よ本
発明の実施例の動作説明図および、第３図は従来例のブ
ロック図である。 図において、 １・・・充放電電流検出回路 ２・・・バイポーラタイプのＤ／Ａコンバータ２゛・・
・ユニポーラタイプのＤ／Ａコンバータ３・・・比較器 ・・・排他的論理和回路 ・・・論理積回路 ・・・充放電判定部 ・・・Ｄ／Ａコンバータ用のカウンタ ・・・容量積算用カウンタ ・・・電流検出用抵抗 ０・・・アナログ絶対値アンプ
発明の実施例の動作説明図および、第３図は従来例のブ
ロック図である。 図において、 １・・・充放電電流検出回路 ２・・・バイポーラタイプのＤ／Ａコンバータ２゛・・
・ユニポーラタイプのＤ／Ａコンバータ３・・・比較器 ・・・排他的論理和回路 ・・・論理積回路 ・・・充放電判定部 ・・・Ｄ／Ａコンバータ用のカウンタ ・・・容量積算用カウンタ ・・・電流検出用抵抗 ０・・・アナログ絶対値アンプ
Claims (1)
- 【特許請求の範囲】 バッテリ充放電電流の検出回路と、 所定周期毎にクロックの計数を開始するカウンタと、 該カウンタのカウント値をアナログ電圧に変換するバイ
ポーラタイプのＤ／Ａコンバータと、該Ｄ／Ａコンバー
タの出力電圧と前記検出回路の出力電圧とを比較する比
較器と、 前記Ｄ／Ａコンバータの入力となる前記カウンタの出力
ビットの内の零アンペア相当で値が反転するビットの出
力と前記比較器の出力とを入力とする排他的論理和回路
とを含むことを特徴とするバッテリ充放電電流の絶対値
をパルス幅に変換する装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1086458A JPH0716290B2 (ja) | 1989-04-05 | 1989-04-05 | バッテリ充放電電流の絶対値をパルス幅に変換する装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1086458A JPH0716290B2 (ja) | 1989-04-05 | 1989-04-05 | バッテリ充放電電流の絶対値をパルス幅に変換する装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02266832A true JPH02266832A (ja) | 1990-10-31 |
| JPH0716290B2 JPH0716290B2 (ja) | 1995-02-22 |
Family
ID=13887508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1086458A Expired - Lifetime JPH0716290B2 (ja) | 1989-04-05 | 1989-04-05 | バッテリ充放電電流の絶対値をパルス幅に変換する装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0716290B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI497795B (zh) * | 2013-03-25 | 2015-08-21 | Univ Nat Changhua Education | Battery pulse discharge method and device |
-
1989
- 1989-04-05 JP JP1086458A patent/JPH0716290B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI497795B (zh) * | 2013-03-25 | 2015-08-21 | Univ Nat Changhua Education | Battery pulse discharge method and device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0716290B2 (ja) | 1995-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6337647B1 (en) | Digital-analog current converter | |
| US10707842B2 (en) | Pulse width modulation technique with time-ratio duty cycle computation | |
| JP2768715B2 (ja) | 積分直線性エラーを補償したアナログ・ディジタル変換器およびその動作方法 | |
| JPH0786513B2 (ja) | データ受信装置 | |
| JPH05111241A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3214735B2 (ja) | 積分型ａ／ｄ変換方法及び積分型ａ／ｄ変換器 | |
| JPH02266832A (ja) | バッテリ充放電電流の絶対値をパルス幅に変換する装置 | |
| JP3812992B2 (ja) | Ａｄ変換器 | |
| JPH1038930A (ja) | ピーク電圧検出回路 | |
| KR100615708B1 (ko) | 동일한 동작특성을 가지는 복수개의 트랜지스터를이용하는 디지털/아날로그 컨버터 | |
| KR102738528B1 (ko) | 증분 아날로그 디지털 컨버터를 사용하는 시스템 및 배터리 관리 시스템 | |
| JPH0774638A (ja) | Ａ−ｄ変換器 | |
| JP3059263B2 (ja) | アナログーデジタル変換器 | |
| JPH09135170A (ja) | Ａ／ｄ変換回路 | |
| KR0180464B1 (ko) | 인덱스 펄스 발생회로 | |
| SU1182687A1 (ru) | Преобразователь напр жени в код Гре | |
| JP3022010B2 (ja) | レベルシフト回路を用いたピーク値検出装置，及びレベルシフト回路を用いたモニタ装置 | |
| SU1041984A1 (ru) | Преобразователь разности напр жений | |
| SU836794A1 (ru) | Аналого-цифровой преобразователь | |
| JP2611631B2 (ja) | ピークホールド回路 | |
| JPS59224917A (ja) | デイジタル・アナログ変換器 | |
| JP2623890B2 (ja) | 鋸歯状波発生回路 | |
| JPH0715337A (ja) | １ビットセル及びアナログ／デジタル変換器 | |
| SU732905A1 (ru) | Аналого-цифровой интегратор | |
| JP2573607B2 (ja) | ピ−ク電圧保持回路 |