JPH02266891A - モータ制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はモータ制御回路に係り、特にブリッジ接続され
た電力用スイッチング素子を介してモータへ電力を供給
するモータ制御回路に関する。

（従来の技術） 電力用スイッチング素子がブリッジ接続されたインバー
タ回路を介して電動機の運転制御を行なう技術は知られ
ている。例えば、特開昭６３−４１６６７号公報では、
６個のパワーＭＯ５ＦＥＴ　（金属酸化膜半導体電界効
果トランジスタ）を用いて三相モータを駆動する技術が
開示されている。また、インバータ回路と直列に電流検
出用の抵抗を備え、この抵抗に発生する電圧に基づいて
過電流を検出した時は、転流論理回路からのゲート駆動
電圧を停止させる構成が開示されている。

（発明が解決しようとする課題） しかしながら、インバータ回路と電流検出回路を直列に
設ける構成では、特定のパワーＭＯ５ＦＥＴの短絡障害
等の異常を、モータ等の運転中にしか検出できない。ま
た、プラス電源側へ接続されたＦＥＴとマイナス電源側
へ接続されたＦＥＴとが共に短絡障害となった場合は、
ゲート駆動を停止しても電流を停止させることはできず
、ＦＥＴが異常加熱する等安全上値ましくない他、無駄
な電力消費を行なうこととなり好ましくない。

本発明は、このような課題を解決するためなされたもの
で、その目的はインバータ回路の動作を停止させた状態
でインバータ回路内の電力用スイッチング素子の異常を
検出し、インバータ回路への電源供給を停止することの
できるモータ制御回路を提供するものである。

（課題を解決するための手段） 前記課題を解決するため本発明に係るモータ制御回路は
、電力用スイッチング素子をすべてオフにした状態で、
モータへの巻線へ供給する電圧を検出し、その検出電圧
が所定の電圧範囲内にない時はインバータ回路への電源
供給を遮断する運転制御回路を備えたことを特徴とする
。

なお、この電圧検出を行なうときは、インバータ回路へ
最大電流が制限された試験電圧を印加する構成が望まし
い。

また、モータの運転開始時に前記電圧検出を行なう構成
が望ましい。

また、モータの運転状態においても、モータの巻線へ供
給する電圧を監視して、その電圧が周期的変化を示さな
い場合は、インバータ回路への電源供給を遮断するため
の信号を発生する印加電圧周期検出手段を備えてもよい
。

さらに、多相モータの各巻線へ電力を供給するモータ制
御回路にあっては、インバータ回路へ印加する試験電圧
を直流電圧に限定し、モータの巻線抵抗が小さい値であ
ることを利用して、複数の巻線のうちいずれか一つの巻
線に発生する電圧を検出することで、すべての電力用の
スイッチング素子に異常がないかをチエツクし、検出電
圧が所定の電圧以外の時は、インバータ回路への電源供
給を遮断する構成とすることができる。

（作用） 電力用スイッチング素子をすべてオフ状態に設定しても
、インバータ回路内に短絡障害等をおこしている電力用
スイッチング素子が存在すると、モータの巻線との接続
端子に発生する電圧は、インバータ回路に印加した電圧
の略局の値より大きくずれた値となる。したがって、運
転制御回路は、この電圧を検出するとインバータ回路へ
の電源供給を遮断する。よって、過電流による異常加熱
や不必要な電力消費を未然に防止できる。

なお、試験時には電流制限をして電圧を印加するので、
短絡障害等をおこしたスイッチング素子が存在しても、
異常加熱等は発生しない。

また、モータの運転開始時に電力用スイッチング素子の
異常の有無をチエツクすることができる。

また、電圧印加周期検出手段を備えている場合は、モー
タの運転状態においても電力用スイッチング素子の異常
が発生したことを検出してモータの運転を停止させるこ
とができる。

さらに、複数の巻線のうちいずれか一つの巻線に発生す
る電圧の検出だけで、すべてのスイッチング素子に異常
がないかを検出できるので、チエツク時間の短縮・チエ
ツク回路の簡略化が図れる。

（実施例） 以下、本発明の実施例を添付図面に基づいて説明する。

第１図は本発明のモータ制御回路を三相巻線を有する永
久磁石ブラシレスモータに適用した場合のブロック構成
図である。

図において、１は永久磁石ブラシレスモータであり、こ
のモータ１の各巻線はインバータ回路２の出力端子２ａ
、２ｂ、２ｃへ接続されている。

直流電源３は運転制御回路４を介してインバータ回路２
の出力端子２ｄへ接続されており、インバータ回路２と
運転制御回路４でモータ制御回路５を構成している。ま
た、本実施例では、電力用スイッチング素子の異常等を
検出してモータの運転を停止させた場合は、それを表示
する表示回路６を備えている。

インバータ回路２は、モータの回転位置検出回路７から
の回転位置検出信号７ａに基づいて、電力用スイッチン
グ素子を駆動する信号を発生する転流制御回路８と、三
相ブリッジ接続された６個の電力用スイッチング素子９
〜１４からなる。本実施例ではスイッチング素子として
ＮチャンネルパワーＭＯ５ＦＥＴ　（以下ＦＥＴと記す
）を使用しているが、パワー用バイポーラトランジスタ
等であってもよい。各ＦＥＴ９〜１４のドレイン・ソー
ス間には貫流ダイオード１５〜２ｏが並列に接続されて
いる。

転流制御回路８は、運転制御入力端子８ａがＬレベルの
時は、ＦＥＴ９〜１４のゲート駆動出力をすべてＬレベ
ルに設定し、入力端子８ａがＨレベル時は、位置検出回
路７の出力に基づいて所定のタイミングでゲート駆動出
力を端子８ｂ〜８ｇへ発生するよう構成されている。

運転制御回路４は、インバータ回路２への電源供給を遮
断する遮断手段２１、インバータ回路２への電流制限を
した電圧を印加する試験電圧印加手段２２、モータエの
巻線へ供給する電圧を監視してＦＥＴ９〜１４の異常を
検出する電圧検出手段２３から構成されている。

遮断手段２１は、リレー２４とこのリレーを駆動するト
ランジスタ２５からなり、リレー２４の接点２４ａは直
流電源３のプラス端子とインバータ回路２のプラス側電
源端子２ｄとの間に介設されている。

試験電圧印加手段２２は、運転スイッチ２６の閉により
オン状態となるＮＰＮトランジスタ２７と、このトラン
ジスタ２７のオンによりオン状態となるＰＮＰ）−ラン
リスタ２８を備える。ＰＮＰトランジスタ２８のエミッ
タは直流電源３のプラス端子へ接続されており、コレク
タは電流制限抵抗２９を介してインバータ回路２のプラ
ス側電源端子２ｄへ接続されている。また、ＰＮＰ）−
ランリスタ２８のコレクタから転流制御回路８および電
圧検出手段２３ならびに表示回路６へ電源を供給する構
成としている。

電圧検出手段２３は、この電圧検出手段２３に電源が印
加されてから所定時間経過するまではＬレベルの出力を
保持し、所定時間経過後はＨレベルを保持する遅延タイ
マ回路（またはパワーオンイニシャル回路）３０を備え
ており、その出力３０ａは転流制御回路８の運転制御入
力端子８ａおよびフリップフロップ（以下Ｆ／Ｆと記す
）３１のクロック入力端子３ｔａ、ならびに、電圧印加
周期検出回路３２、表示回路６へ接続されている。本実
施例では、遅延タイマ回路３０により自動試験手段を構
成している。

ざらに、電圧検出手段２３は、モータ１の巻線へ供給す
る電圧を検出するための各種回路を備えている。モータ
１の巻線へ供給する電圧は、入力インピーダンスが極め
て高いボルテージフォロワ回路３３を介して、第１およ
び第２の電圧比較器３４．３５へ印加される。

そして、第１および第２の電圧比較器３４゜３５、しき
い値電圧発生回路３６およびアンド回路３７とでウィン
ド・コンパレータ回路が構成されている。

しきい値電圧発生回路３６は上限しきい値電圧ＶＵおよ
び下限しきい値電圧ＶＬを発生するよう構成されており
、上限しきい値電圧ＶＵは第１の電圧比較器３４の非反
転入力端子へ接続され、下限しきい値電圧ＶＬは第２の
電圧比較器３５の反転入力端子を接続されている。そし
て、各電圧比較器３４．３５の出力はアンド回路３７の
入力端子へ接続され、アンド回路３７の出力はＦ／Ｆ３
１のデータ（Ｄ）入力端子３１ｂへ接続されている。

本実施例では、上限しきい値電圧ＶＵは試験電圧印加手
段２２を介して、インバータ回路２へ印加する電圧値の
略号程度、下限しきい値電圧は略号程度に設定している
。

電圧印加周期検出手段３２は、入力端子３２ａへ印加さ
れる遅延タイマ回路３０の出力がＨレベルの時に第１お
よび第２の電圧比較器３４．３５の出力のそれぞれが周
期的にＨ，Ｌレベルを繰り返さない場合には、出力端子
３２ｂへＨレベルの出力を発生するもので、印加電圧周
期入力端子３２ｃ、３２ｄにそれぞれに人力される信号
の立上りまたは立下りを検出する回路と、立上りまたは
立下り検出回路の検出出力によりリセットされるタイマ
回路等より構成されている。電圧印加周期検出手段３２
の出力端子３２ｂは、Ｆ／Ｆ３１のリセット（Ｒ）入力
端子３１ｃへ接続されている。

また、Ｆ／Ｆ３１のＱ出力端子３１ｄは、ベース抵抗３
８を介してリレー駆動用のトランジスタ２５のベースへ
接続されている。Ｆ／Ｆ３１のＮＱ出力端子３１ｅは、
表示回路６内のＮＡＮＤ回路３９の入力端子へ接続され
ている。

表示回路６は、ＮＡＮＤ回路３９の出力端子に接続され
た電流制限用抵抗４０および発光ダイオード４１からな
り、インバータ回路２内のＦＥＴ９〜１４のいずれかに
短絡障害等の異常があることを検出した場合、これを可
視表示するためのものである。

なお、表示手段としては、音声合成装置等による可聴表
示であってもよい。

次に、本モータ制御回路５の動作を説明する。

運転スイッチ２６が閉状態に操作されると、トランジス
タ２７．２８がオン状態となり、抵抗２９を介してイン
バータ回路２へ直流電源３の電圧が印加される。トラン
ジスタ２８のオンにより、電圧検出手段２３に電源が印
加され、遅延タイマ回路３０の出力は一定時間の間Ｌレ
ベルを保持するので、転流制御回路８はゲート駆動出力
をすべてＬレベルに設定し、各ＦＥＴ９〜１４はすべて
オフ状態に設定される。この状態でモータ１の巻線に供
給する電圧は、ボルテージフォロワ回路３３を介して各
電圧比較器３４．３５に印加される。

各ＦＥＴ９〜１４に短絡障害等の異常があり、巻線へ供
給する電圧が直流電源３のプラス電源側電位またはマイ
ナス電源側電位、あるいはそれに近い電位となった場合
は、アンド回路３７の出力はＬレベルとなる。各ＦＥＴ
９〜１４に異常がない場合は、巻線へ印加される電圧は
、直流電源３の印加電圧に対して略号程度（各ＦＥＴの
リーク抵抗がほぼ等しい為）となるので、アンド回路３
７の出力はＨレベルとなる。

所定の遅延タイマ時間が経過すると、遅延タイマ回路３
０の出力３０ａはしからＨレベルに変化し、この立上り
でタイミングでアンド回路３７の出力はＦ／Ｆ３１に記
憶される。従って、各ＦＥＴ９〜１４に異常がない場合
は、ウィンド・コンパレータの出力（アンド回路３７の
出力）はＨレベルであり、この出力がＦ／Ｆ３１に記憶
されて、Ｑ出力３１ｄはＨレベルとなり、トランジスタ
２５をオンさせてリレー２４が動作する。これによりリ
レーの接点２４ａは閉状態となり、インバータ回路２へ
直流電源３から直接電圧が印加され、転流制御回路８の
運転制御入力端子８ａはＬレベルとなり、各ＦＥＴ９〜
１４が周期的にオン・オフ制御されて、モータ１の回転
駆動が行なわれる。

いずれかのＦＥＴ９〜１４に短絡障害等がある場合は、
ＦＥＴ３１の出力はＬレベルとなるからリレー２４は駆
動されず、したがってモータ１の運転はおこなわれず、
異常がある旨可視表示される。

また、運転開始時の電圧チエツクでＦＥＴ９〜１４の異
常が検出されずに、モータ１の運転状態になった後、Ｆ
ＥＴ９〜１４に短絡障害等が発生した場合は、電圧印加
周期検出手段３２の出力３２ｋｌがＨレベルとなり、Ｆ
ＥＴ３１をリセットするのでＦＥＴ３１のＱ出力３１ｄ
はＬレベルとなり、リレー２４は復旧してインバータ回
路２への直流電源３の供給が遮断される。またＦＥＴ３
１のＮ、Ｑ出力３１ｅがＨレベルとなるので、ＮＡＮＤ
回路３９の出力はＬレベルとなり発光ダイオード４１が
発光して異常がある旨の可視表示を行なう。

なお、本実施例ではモータ１の三相巻線のうち１つの巻
線に印加される電圧を検出する構成であるが、すべての
巻線について電圧を検出する構成であってもよい。また
、この場合電圧検出手段２３を巻線の数に対応させて複
数設けてもよいし、人力切替回路等を備えて１つの電圧
検出手段２３により順次各巻線の電圧を検出する構成と
してもよい。遮断手段２１は、リレー２４等を用いずに
半導体スイッチ等を用いる構成であフてもよい。

試験電圧印加手段２２は、直流電源３の電圧を印加する
以外に、別電源を用いて例えばスイッチング素子の最大
定格電圧を印加して、スイッチング素子の耐圧をも含め
て異常がないかを検出する構成としてもよい。

さらに、試験電圧として、直流電圧以外に交流電圧を印
加して、スイッチング素子内部の容量等を含めてスイッ
チング素子の特性に異常がないかをも併せて検出する構
成としてもよい。

第２図は本発明の他の実施例を示すブロック構成図であ
る。

この実施例のモータ制御回路５０は、第１図の転流制御
回路８を１チツプマイクロコンピユータ（ＣＰＵと記す
）５１で構成するとともに、マルチプレクサ付のＡ／Ｄ
変換器５２を用いて、モータ１の各巻線へ印加する電圧
を検出するようにしたものであり、各巻線の電圧は高イ
ンピーダンスのボルテージフォロワ回路３３・・・なら
びに分圧器５３を介してＡ／Ｄコンバータ５２へ入力す
る構成としている。第１実施例の遅延タイマ回路３０、
電圧印加周期検出手段３２、表示回路６等の機能はソフ
トウェアににより実現している。

したがって、運転スイッチ２６が閉状態に操作されると
、トランジスタ２８を介してＣＰＵ５１へ電源が印加さ
れ、パワーオンイニシャル回路（ＰＯＩ）５４によりＣ
ＰＵ５１の初期設定がなされる。ＣＰＵ５１は、電流制
限抵抗２９を介してインバータ回路２へ印加された電圧
により、モータ１の各巻線に発生する電圧に係るデータ
をＡ／Ｄコンバータ５２より順次読み込み、その電圧に
係るデータが所定の範囲内にあるときはポート出力５１
ａへＨレベルの出力を発生して、リレー２４を駆動する
とともに、各ＦＥＴ９〜１４を駆動してモータ１を回転
させる。ＣＰＵ５１は、Ａ／Ｄコンバータ５２より読み
込んだ電圧に係るデータが所定の範囲外にあるときは、
ポート出力５１ａをＬレベルに保持して、インバータ回
路２への電力供給を遮断するとともに、ポート出力５１
ｂをＨレベルにして表示回路６の発光ダイオード４１を
点灯させる。

また、ＣＰＵ５１はモータ１の運転中もＡ／Ｄコンバー
タ５２を介して、各巻線へ供給された電圧に係るデータ
を読み込み、インバータ回路２の動作に異常がないかチ
エツクし、異常を検出した時は、ポート５１ａの出力を
Ｌレベルとし、リレー２４を復旧させてモータ１の運転
を停止するとともに、表示回路６を駆動して異常を検出
したことを表示する。ＣＰＵ５１は、ＦＥＴ９〜１４の
ゲート駆動出力８ｂ〜８ｇと、各巻線の電圧に係るデー
タを比較してＦＥＴのショートやオープン障害を検出す
る構成でもよいし、ゲート駆動出力と巻線に印加される
電圧との時間差や巻線に印加される電圧値をもとにＦＥ
Ｔの特性劣化等をも検出する構成であってもよい。

なお、各実施例とも三相巻線を有する永久磁石ブラシレ
スモータについて説明したが、本発明に係るモータ制御
回路は、誘導モータ等の各種モータに適用することが可
能である。また、モータ（電動機）とジェネレータ（発
電機）とを共用する発電発動機のモータ制御回路に適用
してもよい。

（発明の効果） 以上説明したように、本発明に係るモータ制御回路は、
電力用スイッチング素子をオフ状態に設定し、この状態
でモータの巻線へ供給される電圧に基づいて電力用スイ
ッチング素子の短絡障害等を検出し、異常が認められた
場合は電力用スイッチング素子への電力供給を遮断する
ので、モータの運転を開始する前に電力用スイッチング
素子の短絡障害等・絶縁低下等を検出することができ、
不要な電力消費をなくすことができるとともに、過電流
によるインバータ回路の異常加熱や直流電源の損傷等を
未然に防止することができる。

また、モータの巻線に印加される電圧の周期的変化を監
視する印加電圧周期検出手段を備えることにより、モー
タの運転状態においても電力用スイッチング素子の異常
等を検出し、モータの運転状態を停止させることができ
る。印加電圧周期検出手段は、過電流検出用抵抗をイン
バータ回路と直列に設ける従来の技術と異なり電力損失
を発生しないので、モータの巻線へ供給する電力が減少
しないという利点を有する。

また、電力用スイッチング素子の極めて電流値の小さい
リーク電流を利用して各素子の異常を検出するものであ
るから、モータの巻線抵抗による電圧降下はほぼ無視す
ることができるので、多相巻線を有するモータであって
も、そのうちの任意の一つの巻線に印加される電圧を検
出することで、すべての電力用スイッチング素子の異常
を検出することができる。よって、モータ制御回路の小
形化、低価格化に寄与することかできる。

【図面の簡単な説明】

第１図は本発明のモータ制御回路を三相巻線を有する永
久磁石ブラシレスモータに適用した場合のブロック構成
図、第２図は本発明の他の実施例を示す第１図と同様の
ブロック構成図である。 なお、図面中、２はインバータ回路、４は運転制御回路
、５．５０は千−夕制御回路、９〜１４は電力用スイッ
チング素子、２１は遮断手段、２２は試験電圧印加手段
、２３は電圧検出手段、２６は運転スイッチ、２９は電
流制限抵抗、３０は自動試験手段を構成する遅延タイマ
回路、３１はフリップフロップ（Ｆ／Ｆ）、３２は電圧
印加周期検出回路、３４．３５は電圧比較器、３６はし
きい値電圧発生回路、５１は運転制御回路の一部を構成
する１チツプマイクロコンピユータ、５２はＡ／Ｄ変換
器、５３は分圧器である。

Claims (5)

【特許請求の範囲】
1. （１）電力用スイッチング素子をブリッジ接続したイン
   バータ回路を介してモータの巻線へ電力を供給するモー
   タ制御回路において、このモータ制御回路は、電力用ス
   イッチング素子をすべてオフに設定した状態で、モータ
   の巻線へ供給する電圧を検出し、その検出電圧が予め設
   定された電圧範囲以外の時は、インバータ回路への電源
   供給を遮断する運転制御回路を備えたことを特徴とする
   モータ制御回路。
2. （２）前記運転制御回路は、電力用スイッチング素子を
   すべてオフに設定した状態で、インバータ回路へ最大電
   流を制限した電圧を印加する試験電圧印加手段を備えた
   ことを特徴とする請求項１記載のモータ制御回路。
3. （３）前記運転制御回路は、モータの運転開始時に電力
   用スイッチング素子をすべてオフにして、モータの巻線
   へ供給する電圧を検出する自動試験手段を備えたことを
   特徴とする請求項１または２記載のモータ制御回路。
4. （４）前記運転制御回路は、インバータ回路を介してモ
   ータの巻線へ電力を供給している状態で、モータの巻線
   へ供給された電圧に基づいて、その電圧が周期的に変化
   しない場合は、インバータ回路への電源供給を遮断する
   ための信号を発生する電圧印加周期検出手段を備えたこ
   とを特徴とする請求項１記載のモータ制御回路。
5. （５）電力用スイッチング素子をブリッジ接続したイン
   バータ回路を介して多相モータの各巻線へ電力を供給す
   るモータ制御回路において、このモータ制御回路は、電
   力用スイッチング素子をすべてオフ状態に設定し、イン
   バータ回路へ直流電圧を印加し、モータの複数の巻線の
   うちいずれか一つの巻線に発生する電圧を検出し、その
   検出電圧が予め設定された電圧範囲以外の時は、インバ
   ータ回路への電源供給を遮断する運転制御回路を備えた
   ことを特徴とするモータ制御回路。