JPH0226780B2 - - Google Patents

Info

Publication number
JPH0226780B2
JPH0226780B2 JP57142933A JP14293382A JPH0226780B2 JP H0226780 B2 JPH0226780 B2 JP H0226780B2 JP 57142933 A JP57142933 A JP 57142933A JP 14293382 A JP14293382 A JP 14293382A JP H0226780 B2 JPH0226780 B2 JP H0226780B2
Authority
JP
Japan
Prior art keywords
forming
electrode
plating
barrier film
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57142933A
Other languages
English (en)
Other versions
JPS5932154A (ja
Inventor
Kenichi Ogawa
Masahiko Kawada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP57142933A priority Critical patent/JPS5932154A/ja
Publication of JPS5932154A publication Critical patent/JPS5932154A/ja
Publication of JPH0226780B2 publication Critical patent/JPH0226780B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251Materials

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 本発明はフエースダウンボンデイングなどに使
用されるはんだバンプ付半導体装置のはんだバン
プ形成方法に関するものである。
従来より、めつきによるはんだバンプの形成に
おいては、金バンプと異なり、はんだが種々の薬
品に侵される性質を有する点から、金バンプの形
成方法のように、バリヤ皮膜、導電金属膜形成後
電極以外の部分にめつきレジストを形成し、めつ
きにてはんだバンプ形成後、レジスト除去、導電
金属膜、バリヤ皮膜をエツチング除去する方法
(第1図参照)はバリヤ皮膜エツチングの際、エ
ツチング液によりはんだが侵され、バンプ形成が
出来ないという問題があつた。このため、めつき
によるはんだバンプ形成においては、鉛が酸など
の薬品に比較的強く、エツチング液にも侵されに
くい点を利用して、スズめつき、鉛めつきという
二層めつきを行なつて、バリヤ皮膜除去後、熱に
より二層を合金化する方法などが行なわれていた
が、これらは工程が長くなる、複雑になるなどの
種々の欠点があり、また二種類のめつき液、めつ
き設備が必要になるなど、費用のかさむ欠点もあ
つた。
本発明は上記のような欠点を除去し、工程が簡
単でかつ一種のめつき液、めつき設備を使用する
はんだバンプの形成方法を提供することを目的と
する。
本発明の特徴とする所は、はんだバンプ形成後
には、除去が困難なバリヤ皮膜をバンプ形成前に
電極状に形成し、バンプ形成を行なう点にある。
以下、実施例により本発明を詳細に説明する。
第2図1に示すように、半導体装置電極部の断
面はアルミ電極とアルミ電極外には配線保護膜が
形成されている。これにバリヤ皮膜を電極状に形
成する。(第2図2)この方法としては、蒸着、
スパツタなどにより全面にバリヤ皮膜形成後、フ
オトエツチング法により電極状パターンを形成す
る方法、電極部以外にレジスト形成した後、バリ
ヤ皮膜を全面に形成し、リフトオフにより電極状
パターンを形成する方法、メタルマスク蒸着によ
り、電極状パターンを形成する方法などが使用さ
れる。
バリヤ皮膜材質としては、クロム、ニクロム、
モリブデンなどを使用する。
次に、ウエハ全面にめつき性の良い導電金属膜
を形成し、さらにめつきレジストとしてフオトレ
ジストにより電極部以外をコートする。(第2図
3) ここで、導電金属膜としては、めつき性が良く
かつ導電金属膜除去の際、そのエツチング液がは
んだを侵しにくい、銅、ニツケル、金などを使用
する。またフオトレジストとしては、レジスト除
去の際、レジストはくり液がはんだを侵しにくい
ポジ系レジストを使用することが好ましい。
次に、はんだめつき液を使用して電極部にはん
だバンプを形成する。(第2図4) なお場合によつては、はんだめつき前に銅、ニ
ツケルなどの高融点金属バンプを形成した後、は
んだバンプが形成される。
最後に、レジスト除去を行ないはんだバンプを
マスクにして、導電金属膜をエツチングしてはん
だバンプを完成させる。(第2図5) 以上のようにして形成されたはんだバンプは、
バンプ形状、強度も問題なく、またはんだが侵さ
れて、バンプ形成が出来ないなどの不良もみられ
ず、品質上満足なものであつた。
また、このはんだバンプは、ボンデイング性、
ボンデイング強度などの実装上の品質においても
満足すべきものであつた。
以上述べてきたように本発明によれば、クロ
ム、ニクロム、モリブデンなどのそのエツチング
液がはんだを侵しやすいバリヤ膜を電極形状と
し、銅、ニツケル、金などのそのエツチング液が
はんだを侵しにくく、めつき性の良い金属を導電
用金面膜とした単純な複合構造とすることによ
り、従来困難だつた電気めつきによるはんだバン
プの形成が簡素化された工程で可能になつたもの
である。
【図面の簡単な説明】
第1図は一バンプの形成方法、第2図は本発明
のはんだバンプ形成方法の実施例を示す工程断面
図である。 1……アルミ電極、2……配線保護膜、3……
バリヤ皮膜、4……導電金属膜、5……レジス
ト、6……バンプ。

Claims (1)

    【特許請求の範囲】
  1. 1 半導体装置のアルミ電極上へのはんだバンプ
    の形成方法において、アルミ電極上にクロム、ニ
    クロム、モリブデンなどのバリヤ皮膜電極を形成
    する工程、上記電極を含む半導体ウエハ全面に
    銅、ニツケル、金などのめつき性の良い導電金属
    膜を形成し、電極以外の部分にめつきレジストを
    形成する工程、上記電極部にめつきによりはんだ
    バンプを形成する工程、上記の処理を行なつたウ
    エハをレジスト除去後、エツチングにより上記導
    電金属膜を除去する工程よりなるはんだバンプの
    形成方法。
JP57142933A 1982-08-18 1982-08-18 はんだバンプの形成方法 Granted JPS5932154A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57142933A JPS5932154A (ja) 1982-08-18 1982-08-18 はんだバンプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57142933A JPS5932154A (ja) 1982-08-18 1982-08-18 はんだバンプの形成方法

Publications (2)

Publication Number Publication Date
JPS5932154A JPS5932154A (ja) 1984-02-21
JPH0226780B2 true JPH0226780B2 (ja) 1990-06-12

Family

ID=15327015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57142933A Granted JPS5932154A (ja) 1982-08-18 1982-08-18 はんだバンプの形成方法

Country Status (1)

Country Link
JP (1) JPS5932154A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6226544U (ja) * 1985-07-30 1987-02-18
JPH0290622A (ja) * 1988-09-28 1990-03-30 Seiko Instr Inc 金バンプの形成方法
US5266522A (en) * 1991-04-10 1993-11-30 International Business Machines Corporation Structure and method for corrosion and stress-resistant interconnecting metallurgy
US5175609A (en) * 1991-04-10 1992-12-29 International Business Machines Corporation Structure and method for corrosion and stress-resistant interconnecting metallurgy
US5384283A (en) * 1993-12-10 1995-01-24 International Business Machines Corporation Resist protection of ball limiting metal during etch process

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5224466A (en) * 1975-08-20 1977-02-23 Matsushita Electric Ind Co Ltd Semiconductor electrode formation method
JPS52102670A (en) * 1976-02-25 1977-08-29 Hitachi Ltd Formation of extruding electrode in semiconductor device
JPS6059742B2 (ja) * 1977-11-14 1985-12-26 日本電気株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPS5932154A (ja) 1984-02-21

Similar Documents

Publication Publication Date Title
US6232212B1 (en) Flip chip bump bonding
US5418186A (en) Method for manufacturing a bump on a semiconductor chip
US5162257A (en) Solder bump fabrication method
CN1096110C (zh) 含有钛阻挡层的焊料凸点结构及其形成方法
US5462638A (en) Selective etching of TiW for C4 fabrication
JPH0226780B2 (ja)
JP3267167B2 (ja) 半導体装置とその製造方法
JPH0945691A (ja) チップ部品用ハンダバンプ及びその製造方法
JPS6112047A (ja) 半導体装置の製造方法
JP3116573B2 (ja) 半導体装置用バンプ電極及びその形成方法
JPH03101234A (ja) 半導体装置の製造方法
JPS5947742A (ja) はんだバンプの形成方法
JPH0252436A (ja) ハンダバンプ製造方法
KR100220796B1 (ko) 반도체 기판의 범프 에어리어 형성방법
US20190214357A1 (en) Semiconductor device having a bump structure and method for manufacturing the same
JPS628943B2 (ja)
KR100212496B1 (ko) 플립칩용 반도체 장치의 제조방법
JPS61225839A (ja) バンプ電極の形成方法
JPS5815254A (ja) 半導体素子の製造方法
JPH11176860A (ja) ハンダバンプ構造とその形成方法
JPH01281757A (ja) ハンダバンプ製造方法
JPS59172252A (ja) 半導体装置
JPH02121332A (ja) ハンダバンプ製造方法
JPH09321048A (ja) バンプ構造体、バンプ構造体の製造方法、ベアチップおよびベアチップの実装方法
JPS6083350A (ja) 集積回路の製造方法