JPH02267951A - 半導体基板の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体基板の製造方法、特にウェーハを貼合せ
てＳ　ＯＩ　（Ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔ
ｏｒ）基板を製造する方法に関する。

〔発明の概要〕

本発明は、２枚のウェーハを貼合せて成る半導体基板の
製造方法において、上記２枚のウェーハを重ねたのち、
互いに同じ位置する点を両側から同圧力で押して貼合せ
ることにより、貼合せ時に発生するそりをほとんど無く
すようにして半導体基板の高信輔性化を図ると共に、該
基板上に形成されるデバイスの歩留りをも向上させるよ
うにしたものである。

〔従来の技術］ 近時、絶縁体上に薄膜単結晶シリコン層を形成してなる
所謂Ｓｏｌ基板を用いて超ＬＳＩを作製する開発が進め
られている。各種のＳＯＩ基板の作製方法の中でも最も
結晶性が良く、特性面でも優れていると考えられるもの
に貼り合せ方式がある。

第９図は貼り合せ方式によるＳＯ■基板の一例を示す。

第９図Ａに示すように鏡面シリコンウェーハ（４Ｉ）の
主面にフォトリソグラフィー技術を用いて複数の凸部（
４２）が形成されるように所定パターンの段差を形成す
る。そして、その主面上に絶縁膜例えばＳｉＯ□膜（４
３）を形成し、さらに段差を埋めるために全面に平坦化
用の層例えば多結晶シリコン層（４４）を形成し、この
多結晶シリコン層（４４）の表面を平坦研磨する。

次に、第９図Ｂに示すように平坦化された多結晶シリコ
ン層（４４）に別に鏡面シリコンウェーハ（４５）を貼
り合せて貼合せウェーハ（４７）とした後、第９図Ｃに
示すように５ｉＯＪ’ｌ！（４３２を研磨ストッパーに
して、シリコンウェーハ（４１）の裏面より研磨し、Ｓ
ｔｏ、膜（４３）で分離された複数の島状シリコン薄膜
（４６）を有した３０１基板（４８）を得ている。

そして、上記第９図Ｂで示すウェーハ（４１）とウェー
ハ（４５）との貼合せにおいて、従来では第１０図及び
第１１図に示すような貼合せ方法を用いている。

即ち、第１０図に示す方法はウェ７ハを上方に凸状とな
るようにたわませながら真空吸引により保持するための
真空チャック（５１）に例えば一方のウェーハ（４１）
を保持させ、その後、たわみのない状態の別のウェーハ
（４５）を、まずその中央部分を一方のウェーハ（４１
）の凸状頂部に接触させたのち、真空チャック（５１）
の真空吸引を弱めて両ウェーハ（４１）、　（４５）の
自己吸着作用を利用して貼合せるというものである。

一方、第１１図に示す貼合せ方法は、平板（５２）上に
例えば一方のウェーハ（４１）を載置し、その後、一方
のウェーハ（４１）上に別のウェーハ（４５）を重ねた
のち、別のウェーハ（４５）の上面中央部分を加圧して
両ウェーハ（４１）、　（４５）を貼合せるというもの
である。

（発明が解決しようとする課題〕 しかしながら、従来の半導体基板の製造方法においては
、貼合せた後の貼合せウェーハ（４７）に許容範囲（２
０μｍ）以上のそりが発生し、その後のＳＯ■基板作成
に支障をきたすと共に、基板上に形成されるデバイスの
歩留りも低下するという不都合があった。

その理由としては、第１０図の貼合せ方法の場合、一方
のウェーハ（４１）が真空吸引により真空チャック（５
１）に対し強制的にそらされた状態で保持されるため、
一方のウェーハ（４１）に別のウェーハ（４５）を貼合
せたとき、吸引を弱めたとしても両ウェーハ（４１）　
、　（４５）はそった状態で貼合される。従って、この
貼合せたウェーハ（４７）を真空チャンク（５１）から
取外したとき、第１２図の等高線図に示すように、中央
部分（４７ａ）はほぼ平坦だが、周辺部（４７ｂ）が極
端にそった状態（最大そり６６．８μｍ）の貼合せウェ
ーハとなる。即ち、周辺部（４７ｂ）はど等高線間隔が
狭く上方に持ち上がっていることがわかる。尚、この第
１２図の等真綿はｌスケール当り２μｍを示す。

一方、第１１図の貼合せ方法の場合は、片側からウェー
ハ（４５）の中央に対して圧力をかけるため、周辺部分
が持ち上がり第１３図の等高線図にも示すように、上記
第１０図（第１２図）の場合はど極端ではないが、やは
りそった状態（最大そり２６．４μｍ）の貼合せウェー
ハとなる。即ち、中央部分（４７ａ　）を中心にして周
辺部分（４７ｂ）に向って連続的にかつ段階的に上方に
持ち上がっていることがわかる。

尚、この第１３図の等真綿は１スケール当り１μｍを示
す。

また、貼合せウェーハ（４７）にそりが発生すると、貼
合せウェーハ（４７）にかなりのストレスが加わってい
ると考えられ、このストレスのため、貼合せ界面に気泡
が発生したり、転位が発生し、それが原因で基板上に形
成されるデバイスの歩留りが低下するとも考えられる。

本発明は、このような点に鑑み成されたもので、その目
的とするところは、貼合せ時に発生するそりをほとんど
無くすことができ、もって半導体基板の高信鎖性化並び
に該基板上に形成されるデバイスの高歩留り化を図るこ
とができる半導体基板の製造方法を提供することにある
。

〔課題を解決するための手段〕

本発明の製造方法は、２枚のウェーハ（１）、　（１１
）を貼合せて成る半導体基板（１６）の製造方法におい
て、上記２枚のウェーハ（１）、　（１１）を重ねたの
ち、互いに同じ位置する点を両側から同圧力で押して貼
合せるようにする。

〔作用〕

上述の本発明の製造方法によれば、重ねた２枚のウェー
ハ（１）、　（１１）に対し互いに同じ位置する点を両
側から同圧力で押圧して貼合わせるようにしたので、従
来のようなそりはほとんど発生しない。

従って、その後の半導体基板作成に支障をきたすことが
なく（例えば、選択研磨時、極端な研磨むらが生じるこ
とや研磨精度がでない等の不都合が生じなくなる）、ま
た貼合せ界面（りにおいて気泡や転位等が発生しないた
め、半導体基板（１６）の高信頼性化を図ることができ
ると共に、高歩留りでデバイスを形成することができる
。

〔実施例） 以下、第１図〜第８図を参照しながら本発明の詳細な説
明する。

第１図は、本実施例に係る半導体基板（以後、Ｓｏｌ基
板と記す）の製造方法を示す工程図である。以下、その
工程を順を追って説明する。

まず、第１図Ａに示すように、両面が鏡面加工されたシ
リコンウェーハ（１）の主面にフォトリソグラフィ技術
を用いて複数の厚さ１０００人の凸部（２）が形成され
るように所定パターンの段差を形成する。

次に、第１図Ｂに示すように、段差を有するシリコンウ
ェーハ（１）の主面上に厚さ１μｍ程度の熱酸化及びＣ
ＶＤ　（化学気相成長）によるＳｉ０ｇ膜（３）を形成
し、このＳｉ０ｇ膜（３）をバッファとして、更にこの
上にＣＶＤによる多結晶シリコン層（４）を厚さ５μｍ
程度堆積する。

次に、第１図Ｃに示すように、凸部（２）の影響による
多結晶シリコン層（４）上の凸部（１０００人程度０段
差）（５）を除去するために、多結晶シリコン層（４）
に対し平坦化研磨を行なう。この研磨加工は、第２図に
示す研磨盤、即ち基台（６）上のセラミック等で形成さ
れた平坦な剛体定盤（７）の表面に砥粒（例えばＣｅ０
ｚ＋　アルミナ等）（８）と軟質材（ホットメルトワッ
クス、パラフィン、ピッチ、松ヤニ、ボンド剤等）（９
）の混合品を数十〜数百μ鴎の厚さに塗布してなる研磨
盤（１０）を用いる。このとき、研磨盤（１０）と研磨
されるウェーハ（１）間には水又は水に砥粒を混ぜた懸
濁液が注入される。この研磨では、いわゆる共摺り効果
で１０００人程度０段小なパターン凸部（５）のみが研
磨され、多結晶シリコン層（４）が平坦化される。尚、
面粗さ（平均粗さ）が１０Å以下の鏡面となされる。

次に、第１図りに示すように、別のシリコンウェーハ（
このウェーハに対しても面粗さが１０Å以下の鏡面加工
が施されることが好ましい）　（１１）を平坦化された
多結晶シリコン層（４）に直接接合して貼合せウェーハ
（１２）となす。

この貼合せ工程の際、両ウェーハ（１）、　（１１）を
アンモニアと過酸化水素の混合液で洗浄して両つ工−ハ
（１）、　（１１）の表面を洗浄化したのち、スピンド
ライヤーにて乾燥させる。次に、クリーンな雰囲気（例
えば、大気雰囲気でクラス１００の雰囲気）中で貼合せ
を行なう。この貼合せの方法としては、第３図に示す合
成樹脂製、例えばテフロン製の治具（２１）を用いる。

この治具（２１）は中央部に２つのテーパ面（２２ｊり
　、　（２２ｒ）で形成されたＶ字状の凹部（２３）を
有し、各テーパ面（２２１）　、　（２２ｒ）　（７）
所定箇所（例えばテーパ面（２２ｊ’）　、　（２２ｒ
）にそれぞれウェーハ（１）、（１１）を立て掛けたと
き、各ウェーハ（１）、（１１）のほぼ中央に対向する
箇所）からそれぞれ横方向に延びる貫通孔（２４１）　
、　（２４ｒ）と、各貫通孔＜２４１＞。

（２４ｒ）内を挿通ずる２つの加圧棒（２５１）　、　
（２５ｒ）とを有する。そして、各テーパ面（２２ｔり
　、　（２２ｒ）にウェーハ（１）、　（１１）をそれ
ぞれオリエンテーションフラット面（ｉｆ）　、　（ｌ
ｌｆ）を下にして立て掛けたのち、左右の貫通孔（２４
１）　、　（２４ｒ）内に加圧棒（２５ｌ）　、　（２
５ｒ）をそれぞれ凹部（２３）に向って挿通し、更に同
圧力でもって各ウェーハ（１）、　（ＩＩ）を直立する
方向に押圧する。両ウェーハ（１）、　（１１）は両側
からの加圧棒（２５１’）　、　（２５ｒ）による押圧
により重なり合うと共に、同じ加圧点である中央部分か
らその接着が始まり、その後はＯＨ基を基本とした水素
結合により自己吸着して両ウェーハ（１）、　（１１）
は完全に貼合される。

その後、酸素雰囲気又は窒素雰囲気中で１１００″Ｃ９
２時間の熱処理を行なって貼合せ界面（２）に対してバ
ルク並みの密着度をもたせる。尚、ウェーハ（１）、（
１１）のテーパ面（２２１）　、　（２２ｒ）　ヘの立
て掛けはテフロン製のビンセットを用いて行われるが、
各テーパ面（２２１＞　、’　（２２ｒ）の上部に段部
（２６１）　、　（２６ｒ）を設けることにより、ピン
セットによる立て掛けが非常に容易となる。

ウェーハ（１）、　（１１）の貼合せに用いられる治具
としては、上記で示した治具（２１）のほか、第４図に
示すテフロン製の治具（３１）を用いてもよい。この治
具（３１）は、片側のみテーパ面（３２）が形成され、
もう片側が自由空間とされた断面はぼＬ字状の形状を有
する。そして、テーパ面（３２）の中央には突起（３３
）が形成され、底部（３４）には上記テーパ面（３２）
とのなす角がほぼ直角とされたテーパ面（３５）が形成
される。この治具（３１）を用いるときは、まず例えば
一方のウェーハ（１）をオリエンテーションフラット面
（１ｆ）を下にして突起（３３）上にテーパ面（３２）
に沿ったかたちで立て掛けたのち、別のウェーハ（１１
）をやはりオリエンテーションフラット面（ｌｌｆ）を
下にして一方のウェーハ（１）に重ね合せる。

このとき、テーパ面（３５）により両ウェーハ（１）、
（１１）は精度良く重ね合わされる。その後、ウェーハ
（１１）の突起（３３）と対応する箇所を加圧棒（３６
）にて押圧して両ウェーハ（１）、　（１１）を貼合せ
る。

上記の例は、オリエンテーションフラット面（Ｉｆ）　
、　（ｌｌｆ）を下にしてウェーハ（１）、　（１１）
を立て掛けた場合を示したが、第５図に示すように、第
４図に示す治具（３１）をやや斜めにした状態にして、
更にテーパ面（３２）の周部の所定箇所にビン（３７）
を１つ設けるようにする。そして、ウェーハ（１）、（
１１）をそのオリエンテーションフラット面（ｉｆ）　
、　（ｌｌｆ）を底部（３４）のテーパ面（３５）に沿
うようにしてピン（３７）側に滑らせるようにする。こ
の機構は、第３図に示す治具（２１）にも応用可能であ
る。

次に、第１図Ｅ（尚、この同図Ｅ以降は、上記同図Ａ−
Ｄとは配置を逆にしである）に示すように、貼合せウェ
ーハ（１２）の周端縁（ｌａ）　、　（ｌｌａ）に対し
面取りを行なう。この面取りは、最初粗い砥石にて一方
のウェーハ（１）の周端縁（１ａ）を中心に削り、別の
ウェーハ（１１）の周端縁（ｌｌａ）に対しては界面＜
ｐ−）をやや削る程度とする。その後、研磨表面に生じ
た砥石によるダメージ層をエツチング除去して加工歪み
をとる。このとき、一方のウェーハ（１）の他主面側に
おいてＲ（円弧）　（１３）が形成されるようにする。

通常、ウェーハは第６図に示すように、周端縁が断面円
弧状となっているため、後工程の一方のウェーハ（１）
に対する研磨加工の際、貼合せ界面（２）付近まで研磨
したとき、一方のウェーハ（１）の周端縁（１ａ）が別
のウェーハ（１１）に対して浮いた状態となり、更にそ
の部分（１４）が非常Ｉｚ’Ｃ簿＜なって欠は易くなる
。この部分（１４）が欠けるとダスト源、ゴミの原因と
なってデバイス作成上の歩留りの低下につながる。従っ
て、上述の如く貼合せウェーハ（１２）に対し面取りを
行なうことによって上記不都合を回避することができる
。

しかる後、一方のウェーハ（１）をその端面より平坦研
磨（即ち、選択研磨）してＳｉＯ２膜（３）で互いに分
離された複数の島状シリコン薄層（１５）を形成して目
的のＳｏｌ基板（１６）を得る。この研磨加工に用いら
れる研磨盤は、すでに上述したように第２図に示す研磨
盤（１０）を用い、第１図りの工程で得られた貼合せウ
ェーハ（１２）を例えばシリコンゴム等の柔らかい材料
を介してプレートに保持し、その状態でウェーハ（１２
）の下面即ちシリコンウェーハ（１）側の面を上述の研
磨盤（１０）の軟質材（９）の面に圧接し、研磨盤（１
０）を回転させながら研磨するようになす。なお、この
とき研磨液が注入される。

研磨液はシリコンと化学反応し、５ｉ０２と化学反応し
ないアルカリ性溶液が用いられる。この結果、第１図Ｆ
に示すようにウェーハ全体が平坦に研磨され、ＳｉＯ□
膜（３）の面が露出する位置で研磨を停止することによ
り、ＳｉＯ□膜（３）の各凹部内に５ｉｆ２膜（３）の
面とほぼ同じ面で平坦な島状シリコン薄層（１５）が形
成される。また、この研磨では軟質砥粒（８）がシリコ
ン、　Ｓｉｎ、より硬度が低いので、ウェーハの研磨面
に傷やダメージを与えずに研磨できる。これによって良
好な目的のＳｏｌ基板を作製することができる。

上述の如く本例によれば、第１図りで示す貼合せ工程に
おいて、治具（２１）あるいは（３１）を用いて、まず
両ウェーハ（１）、　（１１）を重ねた後、両ウェーハ
（１）、　（１１）の互いに同じ位置する箇所を両側か
ら加圧棒（２５ｊり　、　（２５ｒ）あるいは加圧棒（
３６）、突起（３３）によって同圧力で押圧して貼合せ
るようにしたので、第７図の等高線図に示すように、中
央部分（１２ａ）から周辺部分（１２ｂ）にかけてほと
んどそりのない貼合せウェーハ（１２）を得ることがで
きる（最大そり３．７Ｉｎ＋）。尚、第７図の等真綿は
、１スケール当り０．５０μｍを示す。その結果、その
後の例えば選択研磨時において極端な研磨むらが生じた
り、研磨精度がでない等の不都合は発生しなくなり、そ
の後のＳＯ■基板作成に支障をしだすことがない。また
、貼合せ界面Ｃ１）においてそりのストレスにより気泡
、転位等の発生は生じない。

従って、Ｓｏｌ基板（１６）の高信頼性化を図ることが
できると共に、高歩留りでデバイスを形成することが可
能となる。

また、治具（２１）又は（３１）にウェーハ（１）、　
（１１）を立掛ける際、オリエンテーションフラット面
（ｉｆ）。

（ｌｌｆ）を利用するようにしたので、精度良く両つ工
−ハ（１）、　（１１）を重ね合せることができる。

尚、上記実施例は、両ウェーハ（１）、　（１１）に対
する加圧点を両ウェーハ（１）、　（１１）のほぼ中央
部としたが、この加圧点はこれに限らず端部でもよく、
任意に選定することができる。

また、第１図Ｆで示す選択研磨時、剛体定盤（７）上に
軟質材（９）と砥粒（８）の混合品を塗布した研磨盤（
１０）を用いたが、その他、研磨定盤の上に硬質パッド
（ポリエステルの不織布にポリウレタンを含浸させたも
の、ポリウレタンのポーラス状シート等）を貼付した研
磨盤を用いてもよい。この場合、研磨液としてアルカリ
性の溶液（例えばエチレンジアミンや水酸化カリウムの
水溶液）を用い、更にウェーハ（１２）に対し加圧５０
〜２５０ｇ／Ｃｒａで押しつけ、研磨液供給量を５〜１
８０ｃｃ／ｍｉｎで行なうことにより、均一な厚さの島
状シリコン層を形成することができる。

一方、上記実施例において、第１図りで示す貼合せ時、
両つヱーハ（１）、　（１１）を面粗さ（平均粗さ）１
０Å以下の鏡面にすることを示した。以下、その根拠を
述べる。

通常、デバイスの作成に用いるシリコンウェーハの最適
表面粗さは、一般にＲａ　　（平均粗さ）で１５．２０
人といわれている。これは表面粗さが３０Å以上のウェ
ーハを用いて貼合せを行なった場合、ウェーハ同士が全
く貼合わなかったり、貼合わさったとしてもその貼合せ
界面に大きな気泡が存在してしまうからである。従って
、上述の如く、面粗さがＲａで１５〜２０人であれば気
泡の発生はほとんどないといわれている。

そこで、気泡の原因とならない鏡面ウェーへの面粗さの
限界はどの位であるかを調べた。

まず、機械的−化学的研磨法により面粗さの小さいもの
から大きいものまでのさまざまな面粗さのサンプル（ウ
ェーハ）を作り、これらサンプルを貼合せの前処理とし
て行なっている洗浄工程に通した後、レーザーを用いた
表面粗さ計（分解能３人）にて各サンプルの表面粗さを
正確に測定する。その後、はぼ同程度の表面粗さを有す
るサンプル同士を貼合せたのち、その貼合せ界面に気泡
が発生しているか否かを調べた。貼合せの工程は、上記
本例の場合と同様にアンモニアと過酸化水素の混合液で
表面を清浄化したのち、スピンドライヤー乾燥を行ない
、クリーンな雰囲気中で貼合せを行なった。そして、１
１００“Ｃの窒素雰囲気中で熱処理し、気泡の有無を調
べた。その結果、気泡の発生しないウェーハの面粗さは
、第８図の特性図でも明らかなように、Ｒａで１０Å以
下であることがわかった。

この第８図で示す特性図は、横軸にウェーハの表面粗さ
（平均粗さＲａ）を、縦軸に気泡の発生率を採って表面
粗さと気泡の発生率との相関関係を示したものである。

尚、気泡の発生率は次式このように、上記実施例は、第
３図及び第４図で示す貼合せ方法によりそりの発生が大
幅に軽減され、両つェーへ〇）、　（１１）の面粗さを
Ｒａで１０Å以下とすることにより、その貼合せ界面に
気泡が発生せず完全に両ウェーハ（１）、　（１１）が
密着（吸着）されるという相乗効果により、その後の選
択研磨の際の研磨むらの発生や研磨精度がでない等の不
都合は解消され、該選択研磨時やその後のデバイス作成
時、突然ウェーハが剥離するという不慮の事故も生じな
くなり、ＳＯＩ基板の高信軌性化並びにデバイスの高歩
留り化をより効果的に図ることができる。

〔発明の効果〕

本発明に係る半導体基板の製造方法は、２枚のウェーハ
を貼合せて成る半導体基板の製造方法において、上記２
枚のウェーハを重ねたのち、同じ位置する点を両側から
同圧力で押して貼合せるようにしたので、貼合せ時に生
じるそりをほとんど無くすことができ、半導体基板の高
信頼性化並びに該基板上に形成されるデバイスの高歩留
り化を図ることができる。

【図面の簡単な説明】

第１図は本実施例に係るＳｏｌ基板の製造方法を示す工
程図、第２図は平坦化研磨に用いられる研磨盤の一例を
示す構成図、第３図は貼合せ方法の説明に供する治具を
示す構成図、第４図は貼合せ方法の説明に供する治具の
他の例を示す構成図、第５図は第４図に示す治具の他の
機構を示す構成図、第６図は面取りの作用を示す説明図
、第７図は本実施例でのそりの状態を示す等高線図、第
８図は表面粗さと気泡の発生率との相関関係を示す特性
図、第９図は従来例に係るＳｏｌ基板の製造方法を示す
工程図、第１０図は従来例に係る貼合せ方法を示す構成
図、第１１図は従来例に係る貼合せ方法の他の例を示す
構成図、第１２図は第１０図の方法を用いたときのそり
の状態を示す等高線図、第１３図は第１１図の方法を用
いたときのそりの状態を示す等高線図である。 （１）はシリコンウェーハ、（３）はＳｉＯ□膜、（４
）は多結晶シリコン層、（１０）は研磨盤、（１１）は
シリコンウェーハ、（１２）は貼合せウェーハ、（１５
）は島状シリコン薄層、（１６）はＳｏｌ基板、（２１
）は治具、（２２１＞。 （２２ｒ）はテーパ面、（２３）は凹部、（２５１）　
、　（２５ｒ）は加圧棒、（３１）は治具、（３２）は
テーパ面、（３３）は突起、（３５）はテーパ面、（３
６）は加圧棒、（３７）はピンである。

Claims (1)

1. 【特許請求の範囲】 ２枚のウェーハを貼合せて成る半導体基板の製造方法に
   おいて、 上記２枚のウェーハを重ねた後、同じ位置する点を両側
   から同圧力で貼合わせることを特徴とする半導体基板の
   製造方法。