JPH02268276A - 位相検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は直流送電や周波数変換等の電力変換装置の位相
制御に用いられる位相検出装置に関する。

（従来の技術） 直流送電や周波数変換等の電力変換装置として使用され
ている３相サイリスクブリツジは、第５図に示すように
３相交流電圧Ｒ，Ｓ、Ｔを入力すると共に、サイリスタ
Ｕ、Ｖ、Ｗ、Ｘ、Ｙ、Ｚの点弧位相を制御することによ
り、直流端子Ｐ。

Ｎ間に発生する直流電圧を制御するものである。

この３相サイリスタブリツ°ジを位相制御するとき、３
相交流電圧の位相をディジタル的に正確に検出する必要
があり、最近では位相ロックループ回路（Ｐｈａｓｅ　
　Ｌｏｃｋ　　Ｌｏｏｐ、ＰＬＬとも呼ぶ）を用いた位
相検出装置が多く用いられている。

第６図は特許第１３１４９４５号に開示された従来の位
相検出装置の構成を示すブロック図である。この位相検
出装置は主に、入力電圧に応じて発振周波数が変化する
可変周波数発振器１と、この可変周波数発振器１の出力
パルスを計数するカウンタ２と、カウンタ２のディジタ
ル計数信号ｅおよび３相交流電圧Ｒ，Ｓ、Ｔを入力して
アナログ位相差信号Δｅを可変周波数発振器１に加える
位相比較器３と、この位相比較器３の高周波成分を除去
する低域フィルタ４とで構成されている。

この場合、位相比較器３は３相交流電圧Ｒ，Ｓ。

Ｔをこれに同期した２相交流電圧Ｖｌｄ、ＶｔＱに変換
する３相／２相変換器３１と、カウンタ２のディジタル
計数信号からＲＯＭ３２に予め記憶されている正弦波デ
ータに基いて正弦波ディジタル信号を求める演算回路３
５と、この演算回路３５より出力される正弦波ディジタ
ル信号をアナログ変換して２相交流電圧Ｖ、ｄおよびＶ
ｔＱにそれぞれ対応した２相交流電圧Ｖ　Ｐｄ、　　Ｖ
　ｌ）ｑを出力するディジタル／アナログ変換器（以下
Ｄ／Ａ変換器と呼ぶ）３３ａ、３３ｂと、２相交流電圧
Ｖ１ｄ、ＶｔＱとこれに対応するＶｌ’ｄ、　　Ｖ１７
ＣＩとの位相差を演算して位相差信号Δθを出力する演
算回路３４とで構成されている。なお、ＲＯＭ３２には
９０″位相のずれた正弦波データが書込まれている。

第６図において、３相／２柑変換器３１は３相交流電圧
Ｒ，Ｓ、Ｔを入力して次式で示される２相交流電圧Ｖ＋
ｄ、ＶｔＱを出力する。

ｖ、ｄ−ｖ１ｃｏｓθ１ ・・・・・・（１） ｖ＋　　Ｑ　　−Ｖｌ　　ｓｉｎ　　ｅ。

但し、■、：振幅、θ、二位相 である。

一方、カウンタ２のディジタル計数信号θに基いて、次
式に示される２相交流電圧、すなわち、アナログ位相検
出信号Ｖｌ’ｄ、　Ｖｌ？ＱがＤ／Ａ変換器３３ａ、３
３ｂよりそれぞれ出力される。

但し、θ２　：検出位相である。

また、演算回路３４は次式の演算を行なって、二相交流
電圧Ｖ１ｄ、Ｖ１ｑとアナログ位相検出信号Δｅ（θｌ
−θ２）を出力する。

Δｅ−ｓｉｎ　−’　（ＶＰｄ争Ｖｌ　ｑ　　ｖｐｑ”
　ｖｌｄ　）／　　　ｔｄ−＋ＶｔＱ２　　　・・・・
・・（３）この位相差信号Δｅは低域フィルタ４を介し
て可変周波数発振器１に加えられ、位相差信号Δθが零
となるようなフィードバックループが構成されており、
これによって被検出信号として３相交流電圧Ｒ，Ｓ、Ｔ
の同期したディジタル位相検出信号ｅがカウンタ２より
ディジタル計数信号として出力され、これが第５図に示
す３相サイリスクブリツジの位相制御に利用される。

なお、位相検出の応答速度は主に低域フィルタ４の時定
数によって定まり、電力変換装置の用途に応じて適切な
時定数の低域フィルタが選定される。

（発明が解決しようとする課題） かかる従来の位相検出装置は非常に高性能で、位相制御
のディジタル化に大きく寄与するものであるが、直流送
電等の電力変換装置に用いるとき次に述べるような欠点
がある。

（１）位相検出の応答を速くすると、例えば３相交流電
圧Ｒ，Ｓ、Ｔの１相又は２相が線路の地絡事故で電圧低
下を起こした場合に、事故のな平衡時の検出位相とは大
幅に異なった位相を検出してしまい、第５図に示した３
相サイリスクブリツジの位相制御が適正に行なわれなく
なる。

（２）上記の不具合は低域フィルタ４の時定数を大きく
して位相検出の応答を遅くすることによって解決し得る
。

しかしながら、交流系統では線路の地絡事故が長時間継
続する場合、線路を一旦しゃ断し、数百（ａｓｓ）後に
線路を再閉路するという手法が採られる。

このため、３相交流電圧Ｒ，Ｓ、Ｔが線路のしゃ断によ
って喪失し、その後この線路の再開路によって回復した
とき、位相検出応答を遅くしておくと再開路後に直ちに
電力変換装置を運転できなくなる。

そこで、このような問題を解決する手段として例えば特
願昭５８−２２１６５号に示されている位相検出装置が
ある。この位相検出装置では、応答時間の異なる２つの
位相ロックループ回路とスイッチを用い、地絡事故で電
圧低下を起こした場合には応答の遅い位相ロックループ
回路に、また交流電圧が喪失し、その後電圧が回復した
場合には応答の速い位相ロックループ回路にそれぞれ切
替るようにしている。

しかし、２つの位相ロックループ回路をスイッチにより
切替えるには、その切替えタイミングを検出回路により
検出しなければならないため、この検出回路とスイッチ
の操作が難しく、位相検出装置としての信頼性を確保す
ることが難しかった。

本発明は交流線路の地絡事故等で相電圧が不平衡になっ
た場合でも平衡時と同様に交流電圧を検出し得、且つ交
流電圧が一旦喪失して再び回復した場合でも直ちに適正
な位相検出を行なうことができる信頼性の高い位相検出
装置を提供することを１−１的とする。

［発明の構成］ （課題を解決するための手段） 本発明は上記の目的を達成するため、交流系統の周波数
に対し狭い範囲の周波数に追従するように設定され、且
つ交流電圧の位相を検出する第１の位相ロックループ回
路と、この第１の位相ロックループ回路の系統周波数に
対する追従範囲よりも広く、しかも周波数追従速度が遅
くなるように設定され、且つ前記第１の位相ロックルー
プ回路より出力される交流信号の位相を検出しその検出
信号を交流電圧の位相として出力する第２の位相検出回
路とを備えた構成とするものである。

（作用） このような構成の位相検出装置にあっては、交流系統の
周波数に対し狭い範囲の周波数に追従するように設定さ
れた第１の位相ロックループ回路に系統の交流電圧を入
力し、その出力信号を第１の位相ロックループ回路より
も系統周波数に対し追従速度が遅く、Ｒつ追従範囲が広
く設定された第２の位相ロックループ回路に入力するこ
とにより、交流系統の事故等で系統周波数が一時的に変
動して第１の位相ロックループ回路の追従範囲外となっ
ても第１の位相ロックループ回路からは追従し得る範囲
までの交流信号しか出力されないので、第２の位相ロッ
クループ回路で検出される交流電圧の位相検出信号の変
動が少なくな峡、また系統の交流電圧が喪失し、その後
回復した場合には第１の位相ロックループ回路により速
やかに系統の交流電圧に同期した交流信号が第２の位相
ロックループ回路に入力され、このとき第２の位相ロッ
クループ回路の出力レベルが低くなっているので交流電
圧に同期した位相検出信号が出力されるまでの応答時間
を速めることができる。

（実施Ｉ！ＡＩ） 以下本発明の一実施例を図面を参照して説明する。

第１図は本発明による位相検出装置の構成例を示すもの
で、第６図と同一部分には同一符号を付してその説明を
省略し、ここでは異なる点についてのみ述べる。

本実施例では第１図に示すように被検出信号として系統
の３相交流電圧Ｒ，Ｓ、Ｔを入力し、この被検出信号に
対応する詳細を後述する交流信号ｅ、＜、ｅ３．ｅ・「
を出力する第１の位相ロックループ回路１００と、この
第１の位相ロックループ回路１００より交流信号ｅｒｔ
＋　　ｅＳ＋　　ｅｌ−が入力され、系統の３相交流電
圧Ｒ，Ｓ、Ｔに同期した位相検出信号を出力する第２の
位相ロックループ回路２００とで位相検出装置を構成し
ている。

第１の位相ロックループ回路１００において、位相比較
器３．低域フィルタ４．可変周波数発振器１およびカウ
ンタ２については第６図と同じであるが、カウンタ２か
ら出力されるディジタル計数信号θ２００を取込んでＲ
ＯＭ１３に予め記憶されている正弦波データに基いてデ
ィジタル位相検出信号を求める演算回路１１ａ〜ｌｌｃ
と、この演算回路１１ａ〜１１ｃで求められたディジタ
ル位相検出信号をアナログ信号に変換し、これを交流信
号ｅｎ　＋　　ｅＳ　ｒ　　ｅ工として出力するＤ／Ａ
変換器１２ａ、１２ｂ、１２ｃとを新たに設ける構成と
しである。

また、第２の位相ロックループ回路２００においては第
６図と全く同一の構成となっている。

なお、第１の位相ロックループ回路１００を構成する低
域フィルタ４と第２の位相口ックルーブ回路２００を構
成する低域フィルタ４とは、時定数および系統の周波数
に対する追従範囲が互いに異なるものとしである。

第２図は低域フィルタ４および可変周波数発振器１部分
の回路構成例を示すものである。第２図に示すように低
域フィルタ４は演算増幅器４２とその入出力端子間に２
個のツェナダイオード４１を互いに逆極性に直列接続し
て演算増幅器４２の出力信号レベルを制限できるように
したもので、このことは公知である。また低域フィルタ
４の出力は可変周波数発振器１に加えられるが、その入
力端には同期中心周波数バイアスを入力するバイアス設
定器５が接続されている。

したがって、第２図において、まず低域フィルタ４の出
力信号が零のときに系統の周波数に同期するようにバイ
アス設定器５により調整された同期中心周波数バイアス
を可変周波数発振器１に加える。次に低域フィルタ４の
出力信号が制限されたレベルのときの可変周波数発振器
１のゲインを調整して発振周波数の範囲を決定すること
で、系統の周波数に追従する範囲を制限することができ
る。

そこで、このような調整手段により、第１図の第１の位
相ロックループ回路１００の低域フィルタ４の時定数が
例えば２０〜３０　（ａｓｓ）の位相検出速度の比較的
小さいものとし、系統の周波数に対して±ＩＨｚ以内程
度の比較的狭い範囲の周波数に追従するように調整され
ている。

また、第２の位相ロックループ回路２００の低域フィル
タ４に対しては時定数を第１の位相ロックループ回路１
００の低域フィルタ４よりも遅い。

例えば５０　（ａｓｓ）〜７０　（ｍｓ）とし、系統の
周波数に対する追従範囲も第１の位相ロックループ回路
１００よりも広い±１０Ｈｚ程度になるように調整され
ている。

次に上記のように構成された位相制御装置の作用につい
て述べる。

まず、第１図において、系統の３相交流電圧Ｒ５Ｓ、Ｔ
が被検出信号として第１の位相ロックループ回路１００
に取込まれると、カウンタ２はこの被検出信号に対応す
るディジタル計数信号ｅｌｏｏを出力する。このディジ
タル計数信号ｅｌｏＯが演算回路１１ａ〜ｌｌｃに加え
られると、ＲＯＭ１３に予め記憶されている正弦波デー
タに基いて正弦波に相当するディジタル正弦波信号を求
め、このディジタル正弦波信号をＤ／Ａ変換器１２　ａ
〜１２ｃに人力する。この場合、ディジタル正弦波信号
は低域フィルタ４の作用により３相交流電圧Ｒ，Ｓ、Ｔ
に同期している。これらのディジタル正弦波信号はＤ／
Ａ変換器１２ａ〜１２ｃによってアナログの３相交流電
圧に変換され、第２の位相ロックループ回路２００に加
えられる。

したがって、第２の位相ロックループ回路２００では第
６図で説明したのと同様の作用によリカウンタ２からデ
イジル位相検出信号ｅ２００を出力することになる。

ここで、３相交流電圧Ｒ，Ｓ、Ｔのうち１相又は２相が
線路の地絡事故等で数百（ｍｓ）の間喪失して不１乏衡
になっも、第２の位相ロックループ回路２００の位相検
出応答速度が遅いため、地絡事故が継続している期間、
この第２の位相ロックルブ回路２００からは３相交流電
圧Ｒ，Ｓ、Ｔが平衡状態にあるときの基本波に同期した
３相交流信号ｅ　Ｒｒ　　ｅ　Ｓ　＊　　ｅＴを出力し
続ける。

次に交流系統がしゃ断状態から閉路状態に移行するとき
、つまり３相交流電圧Ｒ，Ｓ、Ｔが零電圧から定格電圧
まで立上るときには第１の位相ロックループ回路１００
が速やかに３相交流電圧Ｒ１Ｓ、Ｔに同期する。次に第
２の位相ロックループ回路２００においては、低域フィ
ルタ４の時定数が遅く設定されているが、第１の位相ロ
ックループ回路１００から出力される正弦波信号の周波
数は系統の周波数に対し±ＩＨｚ以内になっているので
、第２の位相ロックループ回路２００の低域フィルタ４
の出力信号レベルは小さな信号レベルにある。これによ
り、第２の位相ロックループ回路２００の低域フィルタ
４の出力信号は同期すべき周波数の信号レベルに戻るま
で余り時間がかからず、速やかに３相交流電圧Ｒ，Ｓ、
Ｔの基本波に同期したディジタル位相検出信号を出力す
ることになる。

以上の動作をタイムチャドで示すと第３図のようになる
。

図中、（ａ）は系統電圧、（ｂ）は第１の位相ロックル
ープ回路１００の低域フィルタの出力、（ｃ）は第２の
位相ロックループ回路２００の低域フィルタの出力を示
す。またＡは第１の位相ロックループ回路の低域フィル
タの周波数追従範囲であり、またＢは第２の位相ロック
ループ回路の低域フィルタの周波数追従範囲である。

第３図において、ｔｌで系統電圧が喪失し、ｔ２で電圧
か回復する場合、ｔｌとｔ２の間の低域フィルタの動作
は次のようになる。第１の位相ロックループ回路１００
の低域フィルタの出力信号は、直ちに周波数追従範囲限
界の出力信号となるが、第２の位相ロックループ回路２
００の低域フィルタの出力信号は応答が遅いため、ゆっ
くりと第１の位相ロックループ回路１００の出力信号に
追従し、最悪の場合でも第１の位相ロックループ回路１
００の出力信号の周波数に同期する。この場合、第２の
位相ロックループ回路２００の低域フィルタの出力信号
は周波数追従範囲の限界以内にあり、系統７は圧の周波
数に同期する信号レベルに対し差が少ないため、ｔ２で
系統電圧が復帰すると、最悪でもｔ３以内に第２の位相
ロックループ回路２００の低域フィルタの出力信号は系
統電圧の周波数に同期する信号レベルになる。

したがって、交流系統の事故等で系統周波数が一時的に
変動して第１の位相ロックループ回路１０’０の追従範
囲外となっても第１の位相ロックループ回路１００から
は追従し得る範囲までの交流信号しか出力されないので
、第２の位相ロックループ回路２００で検出される交流
電圧の位相検出信号の変動が少なくなり、また系統の交
流電圧が喪失し、その後回復した場合には第１の位相ロ
ックループ回路１００により速やかに系統の交流電圧に
同期した交流信号が第２の位相ロックループ回路２００
に入力され、このとき第２の位相ロックループ回路２０
０の出力レベルが低くなっているので交流電圧に同期し
た位相検出信号が出力されるまでの応答時間を速めるこ
とができる。

第４図は本発明による位相検出装置の他の実施例を示す
ものである。

この実施例では第４図に示すように第１の位相ロックル
ープ回路１１０を第６図と同一に構成し、第２の位相ロ
ックループ回路２１０として第６図から３柑／２相変換
器３１を除去したもので構成し、第１の位相ロックルー
プ回路１１０のＤ／Ａ変換器３３ａ、３３ｂから出力さ
れるアナログ位相検出信号ＶＦｄ、ＶＰｑを第２の位相
ロックループ回路２１０の演算回路３４に入力して位相
差信号を求めるようにしたもので、この第２の位相ロッ
クループ回路２１０のカウンタ２から出力されるディジ
タル計数信号を位相検出信号として用いても前述と同様
の作用効果を得ることができる。

なお、第１の位相ロックループ回路１１０および第２の
位相ロックループ回路２１０において、フィルタ４の時
定数および系統周波数に対する追従範囲の設定について
は前記実施例と同様な関係にしである。

この第４図に示す実施例の場合には第１図に示す実施例
と比較して構成が簡素化されるという点で優れている。

［発明の効果］ 以上述べたように本発明によれば、交流系統の地絡事故
等で相電圧が不平衡になった場合でも、平衡時と同様に
ほぼ同様に交流電圧位相を検出し得、しかも交流電圧が
一旦喪失して再び回復した場合でも直ちに適正な位相検
出が可能となり、交流系統の状態如何にかかわらず、電
力変換装置の位相制御を極めて安定に行ない得る信頼性
の高い位相検出装置を提供することができる。

【図面の簡単な説明】

第１図は本発明による位相検出装置の一実施例を示すブ
ロック図、第２図は同実施例における低域フィルタ及び
可変周波数発振器部分の回路図、第３図は同実施例にお
いて系統電圧喪失時の各低域フィルタの動作を説明する
ためのタイムチャドを示す図、第４図は本発明の他の実
施例を示すブロック図、第５図は一般的な電力変換装置
に使用されるサイリスクブリッジの結線図、第６図は電
力変換装置の位相制御に使用される従来の位相検出装置
の構成を示すブロック図である。 １・・・可変周波数発振器、２・・・カウンタ、３・・
・位相比較器、ｌｌａ〜ｌｌｃ・・・演算回路、１２ａ
〜１２ｃ・・・Ｄ／Ａ変換器、１３・・・ＲＯＭ、３１
・・・３相／２相変換器、３２−ＲＯＭ、３３ａ。 ３３ｂ・・・Ｄ／Ａ変換器、３４．３５・・・演算回路
。

Claims (1)

【特許請求の範囲】
1. 交流系統の周波数に対し狭い範囲の周波数に追従するよ
   うに設定され、且つ交流電圧の位相を検出する第１の位
   相ロックループ回路と、この第１の位相ロックループ回
   路の系統周波数に対する追従範囲よりも広く、しかも周
   波数追従速度が遅くなるように設定され、且つ前記第１
   の位相ロックループ回路より出力される交流信号の位相
   を検出しその検出信号を交流電圧の位相として出力する
   第２の位相ロックループ回路とを備えたことを特徴とす
   る位相検出装置。