JPH02268435A - 半導体素子分離用選択酸化法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体素子分離法、特に半導体基板上に形成さ
れた複数の素子を互いに電気的に分離するための選択酸
化法に関する。

［従来の技術］ 半導体基板上に形成してなるバイポーラデバイスあるい
はＭＯＳトランジスタ等のユニポーラデバイスにおいて
は互いに電気的に絶縁された領域に半導体素子を形成し
回路を構成する。

各半導体素子を電気的に分離する方法としてはＰＮ接合
分離法が安価で容易な分離法として広く用いられている
。ＰＮ接合分離法は表面から深くＰ形拡散層を基板に到
達させ、基板および分離Ｐ影領域を最低電位に保持する
事により素子領域との間に形成されるＰＮ接合を逆バイ
アスして素子を電気的に分離する方法である。

しかし、このＰＮ接合分離法では分離領域と素子の間隔
をあまり狭められず、高集積を図ることが困難であった
。

そこで、従来においては集積度を向上させるたの１手法
として選択酸化法が考えられていた。

第４図にバイポーラデバイスを例にとり、従来の選択酸
化法を説明する断面図を示す。ｐ形シリコン基板２０上
にコレクタ抵抗を低減するためのｎ　埋め、み層２２と
素子分離用ｐ＋チャネルカ＋　　　　− ット層２４を形成しく第４図（Ａ））　、その−］二に
ｎ形エピタキシャル層２６を成長させる。つぎに、応力
緩和のためにエピタキシャル層２６を薄く熱酸化した後
マスク窒化膜２８をＣＶＤにより堆積する（第４図（Ｂ
））。

そして、分離すべき領域のマスク窒化膜２８をフッ化水
素溶液等でエツチングしく第４図（Ｃ））、エピタキシ
ャル層２６をｐ＋チャネルカット層２４に到達するまで
熱酸化させ、第４図（Ｄ）に示すように分離用の酸化領
域３０を形成することによりエピタキシャル層２６に形
成されるバイポーラ素子を電気的に分離することができ
る。

このように、選択酸化法では分離領域と素子領域との間
隔をとる必要がなく、ＰＮ接合分離法に比べて著しく高
集積が可能となる。

［発明が解決しようとする課題］ しかしながら、従来の選択酸化法においては幾つかの問
題が生じていた。第５図に第４図（Ｄ）の一部拡大図を
示す。前述したように、選択酸化法においては酸化防止
マスクとして窒化膜２８をＣＶＤで堆積させる前に、応
力緩和のために薄くエピタキシャル層２６を熱酸化させ
てパッド酸化膜３２を形成しているが、分離用の酸化領
域３０を形成する際にエピタキシャル層２６が酸化によ
り約２倍に体積膨張し、このため分離酸化領域３０が素
子形成領域に入り込んで前記パッド酸化膜３２と一体化
し素子形成領域と分離酸化領域３０の境界をぼやけさせ
る、いわゆるバーズビーク３４が発生して集積度の大幅
な向上が図れないという問題があった。

本発明は上記従来の課題に鑑みなされたものであり、そ
の目的は分離酸化領域を形成する際に生じるバーズビー
クを抑制し、半導体素子が形成される素子形成領域を確
実に分離して集積度を向上することが可能な改良された
選択酸化法を提供することにある。

［課題を解決するための手段］ 上記目的を達成するために、本発明は選択酸化法におい
て、第１図に示すように目標とする分離酸化膜厚以下の
膜厚まで酸化する第１酸化プロセス１０と、マスク窒化
膜及び前記第１酸化プロセスにて形成された酸化領域を
エツチングするエツチングプロセス１２と、マスク窒化
膜を再堆積する堆積プロセス１４と、目標とする分離酸
化膜厚まで酸化する第２酸化プロセス１６とを有したこ
とを特徴としている。

［作用］ 本発明に係る選択酸化法は前述のプロセスを有し、分離
酸化領域を複数回の酸化プロセスで形成する。

即ち、第１酸化プロセスにて酸化された領域をエツチン
グプロセスにてエツチングしマスク窒化膜を堆積させる
と、このマスク窒化膜はエツチング四部のために素子形
成領域の側壁部に回り込み、この側壁部をも保護するこ
ととなる。このため、第２酸化プロセスにて分離酸化領
域を形成する際の酸化による素子形成領域方向への酸化
領域の膨張を防ぎバーズビークを抑制することができる
。

［実施例］ 以下、図面を用いて本発明に係る半導体素子分離用選択
酸化法の好適な実施例をバイポーラデバイスを例にとり
説明する。

第２図は本発明に係る一実施例を説明する断面図を示し
たものであり、第２図（Ａ）は従来と同様にシリコン基
板２０１：ｎ　　埋めこみ層２２、＋ ｐ　チャネルカット層２４、エピタキシャル層２６、パ
ッド酸化膜、マスク窒化膜２８を順次形成したところを
示す。なお、本実施例においてはエピタキシャル層２６
の厚さは５００ｎｍとした。

従来の選択酸化法においては、前述したように一度の酸
化プロセスにてｐ　チャネルカット層２４に達するまで
エピタキシャル層２６を熱酸化させて分離酸化領域を形
成していたが、本発明は第２図（Ｂ）に示すようにまず
目標とする分離酸化膜厚、即ちｐ　チャネルカット層２
４に達する膜厚の１／２以下の膜厚までエピタキシャル
層２６を熱酸化させるものであり、本実施例においては
２００ｎｍ程度酸化させた。

次に、マスク窒化膜２８及び前述の第１酸化プロセスに
て形成されたエピタキシャル層の酸化領域をフッ化水素
溶液を用いてエツチングした（第２図（Ｃ））。

そして再びパッド酸化膜３２を形成した後マスク窒化膜
２８をＣＶＤにより堆積させ（第２図（Ｄ））　、分Ｍ
すべき領域のマスク窒化膜のエツチングを行なった（第
２図（Ｅ））。

このとき、第３図の拡大図に示すようにマスク窒化膜２
８は前述のエツチングプロセスにて形成されたエピタキ
シャル層２６の凹部３６に回り込んで素子形成領域の側
壁部を保護している。従って、この状態からエピタキシ
ャル層２６をｐ　チャネルカット層に達するまで第２酸
化プロセスにて熱酸化させると、素子形成領域への酸化
領域の膨脹が阻止され、第２図（Ｆ）に示すようにバー
ズビークの極めて少ない分離酸化領域が形成されている
ことがわかる。

なお、本発明はエツチングプロセスにてエピタキシャル
層２６に四部３６を形成して熱酸化させるため、酸化に
伴なうエピタキシャル層２６の基板１一方向への膨脹を
ｈｌｉ償して表面を平坦化していることも第２図（Ｆ）
より明らかである。

なお、本実施例においてはバイポーラデバイスを例にと
り説明したが、これに限定されるものではなく、ＭＯＳ
トランジスタ等のユニポーラデバイスにも適用すること
ができる。

［発明の効果］ 以−■−説明したように、本発明に係る選択酸化法よれ
ば、分離酸化領域を形成する際に生じるバーズビークを
抑制することができ、素子を確実に分離して集積度を向
上させることが可能となる。

また、本発明は酸化に伴なう体積膨脂をエツチングプロ
セスにて補償しているため、素子分離後の表面をほぼ平
坦化することができ、このため素子分離後の後工程、例
えばアルミ配線工程が容易に行なえるので生産効率を高
める効果も有する。

【図面の簡単な説明】

第１図は本発明に係る半導体素子分離用選択酸化法のフ
ローチャート図、 第２図は本発明の一実施例を説明する断面図、第３図は
第２図の一部を拡大した断面図、第４図は従来の選択酸
化法を説明する断面図、第５図は第４図の一部を拡大し
た断面図である。 １０　・・・　第１酸化プロセス １２　・・・　エツチングプロセス １４　・・・　堆積プロセス １６　・・・　第２酸化プロセス ２０　・・・　シリコン基板 ２６　・・・　エピタキシャル層 ２８　・・・　ｐ＋チャネルカット層 ３４　・・・　バーズビーク

Claims (1)

1. 【特許請求の範囲】 半導体基板上に形成した半導体素子を電気的に分離する
   酸化領域を形成するための選択酸化法において、 目標とする分離酸化膜厚以下の膜厚まで窒化膜によりマ
   スクして酸化する第１酸化プロセスと、前記マスク窒化
   膜及び前記第１酸化プロセスにて形成した酸化領域をエ
   ッチングするエッチングプロセスと、 マスク窒化膜を再堆積する堆積プロセスと、目標とする
   分離酸化膜厚まで前記マスク窒化膜によりマスクして酸
   化する第２酸化プロセスと、を有し、素子分離用の酸化
   領域を複数回の酸化プロセスで形成することにより正確
   に半導体素子を分離することができることを特徴とする
   半導体素子分離用選択酸化法。