JPH0442823B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体素子分離法、特に半導体板上に
形成された複数の素子を互いに電気的に分離する
ための選択酸化法に関する。

［従来の技術］ 半導体基板上に形成してなるバイポーラデバイ
スあるいはMOSトランジスタ等のユニポーラデ
バイスにおいては互いに電気的に絶縁された領域
に半導体素子を形成し回路を構成する。

各半導体素子を電気的に分離する方法としては
PN接合分離法が安価で容易な分離法として広く
用いられている。PN接合分離法は表面から深く
Ｐ形拡散層を基板に到達させ、基板および分離Ｐ
形領域を最低電位に保持する事により素子領域と
の間に形成されるPN接合を逆バイアスして素子
を電気的に分離する方法である。

しかし、このPN接合分離法では分離領域と素
子の間隔をあまり狭められず、高集積を図ること
が困難であつた。

そこで、従来においては集積度を向上させるた
の１手法として選択酸化法が考えられていた。

第４図にバイポーラデバイスを例にとり、従来
の選択酸化法を説明する断面図を示す。ｐ形シリ
コン基板２０上にコレクタ抵抗を低減するための
n⁺埋めこみ層２２と素子分離用p⁺チヤネルカツ
ト層を２４形成し（第４図Ａ）その上にｎ形エピ
タキシヤル層２６を成長させる。つぎに、応力緩
和のためにエピタキシヤル層２６を薄く熱酸化し
た後マスク窒化膜２８をCVDにより堆積する
（第４図Ｂ）。

そして、分離すべき領域のマスク窒化膜２８を
フツ化水素溶液等でエツチングし（第４図Ｃ）、
エピタキシヤル層２６をp⁺チヤネルカツト層２
４に到達するまで熱酸化させ、第４図Ｄに示すよ
うに分離用の酸化領域３０を形成することにより
エピタキシヤル層２６に形成されるバイポーラ素
子を電気的に分離することができる。

このように、選択酸化法では分離領域と素子領
域との間隔をとる必要がなく、PN接合分離法に
比べて著しく高集積が可能となる。

［発明が解決しようとする課題］ しかしながら、従来の選択酸化法においては幾
つかの問題が生じていた。第５図に第４図Ｄの一
部拡大図を示す。前述したように、選択酸化法に
おいては酸化防止マスクとして窒化膜２８を
CVDで堆積させる前に、応力緩和のために薄く
エピタキシヤル層２６を熱酸化させてパツド酸化
膜３２を形成しているが、分離用の酸化領域３０
を形成する際にエピタキシヤル層２６が酸化によ
り約２倍に体積膨張し、このため分離酸化領域３
０が素子形成領域に入り込んで前記パツド酸化膜
３２と一体化し素子形成領域と分離酸化領域３０
の境界をぼやけさせる、いわゆるバーズビーク３
４が発生して集積度の大幅な向上が図れないとい
う問題があつた。

本発明は上記従来の課題に鑑みなされたもので
あり、その目的は分離酸化領域を形成する際に生
じるバーズビークを抑制し、半導体素子が形成さ
れる素子形成領域を確実に分離して集積度を向上
することが可能な改良された選択酸化法を提供す
ることにある。

［課題を解決するための手段］ 上記目的を達成するために、本発明は選択酸化
法において、第１図に示すように目標とする分離
酸化膜厚以下の膜厚まで酸化する第１酸化プロセ
ス１０と、マスク窒化膜及び前記第１酸化プロセ
スにて形成された酸化領域をエツチングするエツ
チングプロセス１２と、マスク窒化膜を再堆積す
る堆積プロセス１４と、目標とする分離酸化膜厚
まで酸化する第２酸化プロセス１６とを有したこ
とを特徴としている。

［作用］ 本発明に係る選択酸化法は前述のプロセスを有
し、分離酸化領域を複数回の酸化プロセスで形成
する。

即ち、第１酸化プロセスにて酸化された領域を
エツチングプロセスにてエツチングしマスク窒化
膜を堆積させると、このマスク窒化膜はエツチン
グ凹部のために素子形成領域の側壁部に回り込
み、この側壁部をも保護することになる。このた
め、第２酸化プロセスにて分離酸化領域を形成す
る際の酸化による素子形成領域方向への酸化領域
の膨張を防ぎバーズビークを抑制することができ
る。

［実施例］ 以下、図面を用いて本発明に係る半導体素子分
離用選択酸化法の好適な実施例をバイポーラデバ
イスを例にとり説明する。

第２図は本発明に係る一実施例を説明する断面
図を示したものであり、第２図Ａは従来と同様に
シリコン基板２０にn⁺埋めこみ層２２、p⁺チヤ
ネルカツト層２４、エピタキシヤル層２６、パツ
ド酸化膜、マスク窒化膜２８を順次形成したとこ
ろを示す。なお、本実施例においてはエピタキシ
ヤル層２６の厚さは500nｍとした。

従来の選択酸化法においては、前述したように
一度の酸化プロセスにてp⁺チヤネルカツト層２
４に達するまでエピタキシヤル層２６を熱酸化さ
せて分離酸化領域を形成していたが、本発明は第
２図Ｂに示すようにまず目標とする分離酸化膜
厚、即ちp⁺チヤネルカツト層２４に達する膜厚
の1/2以下の膜厚までエピタキシヤル層２６を熱
酸化させるものであり、本実施例においては
200nｍ程度酸化させた。

次に、マスク窒化膜２８及び前述の第１酸化プ
ロセスにて形成されたエピタキシヤル層の酸化領
域をフツ化水素溶液を用いてエツチングした（第
２図Ｃ）。

そして再びパツド酸化膜３２を形成した後マス
ク窒化膜２８をCVDにより堆積させ（第２図
Ｄ）、分離すべき領域のマスク窒化膜のエツチン
グを行なつた（第２図Ｅ）。

このとき、第３図の拡大に示すようにマスク窒
化膜２８は前述のエツチングプロセスにて形成さ
れたエピタキシヤル層２６の凹部３６に回り込ん
で素子形成領域の側壁部を保護している。従つ
て、この状態からエピタキシヤル層２６をp⁺チ
ヤネルカツト層に達するまで第２酸化プロセスに
て熱酸化させると、素子形成領域への酸化領域の
膨張が阻止され、第２図Ｆに示すようにバーズビ
ークの極めて少ない分離酸化領域が形成されてい
ることがわさかる。

なお、本発明はエツチングプロセスにてエピタ
キシヤル層２６に凹部３６を形成して熱酸化させ
るため、酸化に伴なうエピタキシヤル層２６の基
板上方向への膨張を補償して表面を平坦化してい
ることも第２図Ｆより明らかである。

なお、本実施例においてはバイポーラデバイス
を例にとり説明したが、これに限定されるもので
はなく、MOSトランジスタ等のユニポーラデバ
イスにも適用することができる。

［発明の効果］ 以上説明したように、本発明に係る選択酸化法
よれば、分離酸化領域を形成する際に生じるバー
ズビークを抑制することができ、素子を確実に分
離して集積度を向上させることが可能となる。

また、本発明は酸化に伴なう体積膨張をエツチ
ングプロセスにて補償しているため、素子分離後
の表面をほぼ平坦化することができ、このため素
子分離後の後工程、例えばアルミ配線工程が容易
に行なえるので生産効率を高める効果も有する。

【図面の簡単な説明】

第１図は本発明に係る半導体素子分離用選択酸
化法のフローチヤート図、第２図は本発明の一実
施例を説明する断面図、第３図は第２図の一部を
拡大した断面図、第４図は従来の選択酸化法を説
明する断面図、第５図は第４図の一部を拡大した
断面図である。 １０……第１酸化プロセス、１２……エツチン
グプロセス、１４……堆積プロセス、１６……第
２酸化プロセス、２０……シリコン基板、２６…
…エピタキシヤル層、２８……p⁺チヤネルカツ
ト層、３４……バーズビーク。

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板上に形成した半導体素子を電気的
   に分離する酸化領域を形成するための選択酸化法
   において、 目標とする分離酸化膜厚以下の膜厚まで窒化膜
   によりマスクして酸化する第１酸化プロセスと、 前記マスク窒化膜及び前記第１酸化プロセスに
   て形成した酸化領域をエツチングするエツチング
   プロセスと、 マスク窒化膜を再堆積する堆積プロセスと、 目標とする分離酸化膜厚まで前記マスク窒化膜
   によりマスクして酸化する第２酸化プロセスと、
   を有し、素子分離用の酸化領域を複数回の酸化プ
   ロセスで形成することにより正確に半導体素子を
   分離することができることを特徴とする半導体素
   子分離用選択酸化法。