JPH02270327A - バンプ電極の形成方法 - Google Patents

バンプ電極の形成方法

Info

Publication number
JPH02270327A
JPH02270327A JP9061989A JP9061989A JPH02270327A JP H02270327 A JPH02270327 A JP H02270327A JP 9061989 A JP9061989 A JP 9061989A JP 9061989 A JP9061989 A JP 9061989A JP H02270327 A JPH02270327 A JP H02270327A
Authority
JP
Japan
Prior art keywords
bump
electrode
semiconductor chip
circuit substrate
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9061989A
Other languages
English (en)
Inventor
Takeshi Kondo
雄 近藤
Mamoru Izumi
守 泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9061989A priority Critical patent/JPH02270327A/ja
Publication of JPH02270327A publication Critical patent/JPH02270327A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は半導体素子等の電子部品の電極バードと回路構
成の電極パターンを電気的に接続する方法に係わり、と
くcこフリVブチツブをフェイスダウンで基板に接続す
る際、のバンプ電極の形成方法に関する。
(従来の技術) 電子機器の小形化、薄型化、高機能1ヒにともなりて回
路看板上に半導体チップを高精度に実装する方法が必要
となりている。
そし1つとして半導体チップをフリップチップの状態で
回路基板上に7エイスダウンで取り付ける5法が有効で
ある。
この方法の技術的なポイントは電極にバンプを形成する
点と、そのバンプともう一方の電極を接続する点にある
。従来はこのバンプ形成の方法として蒸着法、メVキ法
、ハンダデイVプ等が用いられている、しかし、上記い
ずれの方法も複雑な工程を必要とする。また、電極との
接続で問題となるのはその表面に自然に形成される酸化
膜をいか番こして破壊するかである。
これらの方法ではバンプの形成高さを均一にすることは
難しく、その形状も先端が平坦憂こなりでしまう。
バンプの鳩さが不均一である場合、不良の原因となり信
頼性が者しく低下する。
また、@5図に示すようにバンプ9の先端が平坦である
場合、接続のため蚤こ加圧してぃりた際のバンプ自身の
塑性変形歓が少なくなる。従りて。
バンプ9及び電極バッド5の表面iこ形成された酸化膜
を破壊して半導体チップ3の電極バッド5と回路基板2
のIt電極パターンを接続するJこばかなりの漬れtを
必要とする。結果としてバンプ゛成極10は全体の高さ
が低くなり熱ストレスによる応力の果中を緩和し難くな
りて接続抵抗の増大や。
接続不良を生み出す原因となる。
(発明が解決しようとする課題) このように従来のバンプの形成方法では工程が複雑なう
え、バンプの高さや形状をコントロールすることが困難
なため接続抵抗の増大、接続不良。
信頼性の低下等の問題がありた。
本発明の目的はバンプの高さと形状を比較的簡単な15
法でコントロールすることにより上記の諸問題を解決す
るようなバンブ電極の形成方法を提供することにある。
〔発明の構成〕
(課題を解決するための手段〉 本発明は四角錐等の底面より開口部の面積の大きな窪み
を有する塁によりてバンプを成型し、半導体チップと回
路基板を接続する際、バンプを7JO圧接触させるとと
lζよりて二段構造を有するバンプ′踵極を荏易lこ形
成するものである、(作用) 本発明によれば比較的簡単な方法によりてバンプの高さ
と形状をコントロールし、バンプ電極の二段構造を実現
できるため後続後の接続抵抗の低い。
信頼性の高いバンプ電極の形成7j法が可能となる。
(実施例) 以下1本発明の実施例を図面を用いて説明する。
第1図は本発明の@lの実施例に係わる回路基板の電極
と半導体チップの電極バッドを接続するバンプ電極の断
面図である。バンブ1極lが二段構造を取ることにより
て可視光を透過する回路基板2と半導体チップ2の間の
高さを稼ぎ熱ストレス等による接続不良を防いでいる。
第3図は第1図に示した二段構造のバンプ電極を形成す
るプロセスを示した断面図である。
“まず、図ta)に示すように型6の江みにバンプとな
る金属球7を設置する。型6は面方位(100)のS1
ウエハに異7j性ニジチングーこよりて100μm角の
開口部分を持つ逆ピラミッド型の窪みを付けたものであ
る。金憾球7は低昌ハンダの一つであるloOμmφの
Sn/Pbを使用した。
次に図1b)に示すように導体パターン4を設けた回路
基板2を加熱し、型6に押し付ける。この動作によりて
金属球7はビラミyド型に成をされるととも擾こ図tc
+のように回路基板2の電極パターン4に転写されバン
プ8となる。
そしてこの図1c)の回路基板2を半導体チップにυ口
熱圧着することによって第1図(こ示したようなバンプ
電極lを形成できる・ この様な方法で形成したバンプ;電極は従来列のように
先端の平坦なバンプを王看した一体のバンプ電極に比べ
より少ない漬れ量で良好な導通が得られ、結果としてバ
ンプ電極の高さも大きくなり信頼性も高まうた。
また、逆ピラミッド型の望みを待つ!!!e使用したこ
とにより図(c)に示した転写のo[Jも飛躍的lこ改
善された。
槙2図は本活明に係わる@2の実施例を示すバンプ電極
の断面図であり、弔4図はそのプロセスを示す断面図で
ある。
まず図ta+のように半4体チップ3の′1極パνド・
5にメツキ法によりて3 n / P bのバンプ9を
設ける1次にtblに示すように離6の;儒みにバンプ
9を位置合わせした後、加熱して押し付け、成型すると
図(elfζ示すようfこピラミvt’mのバンプ8が
形成される。
この半導体チップ3を回路基板2に熱圧着することによ
り第2図に示したような二段構造を有するバンプ電極を
形成できる。
なお1本発明は上述した各実権例に限定されるものでは
ない1例えば最初にバンプ材を形成するのは半導体チッ
プの電極バツドでありても回路基板の電極であってもよ
いし、@2の実施例においてはその形成方法もメツキ法
に限らず蒸着法でもハンダデャップでも良い。
また実施例においては半導体チップの電極パVドか回路
基板の′成極のいずれか一方にバンプを形成したがこの
両方にバンプを設けることもできるし、その場合どちら
か一方でもまた両方ともに成型しても同様の効果が得ら
れる。
さらにバンプ材の組成についても、型の材質についても
実m 14Jに限定されるものではなく、型の窪みの形
も四角錐ではなく円錐でも三角線でもよい、その他1本
宅明の安旨を逸脱しない範囲で種々変形して実施するこ
とができる。
〔発明の効果〕
以上のように本発明によれば比較的簡単な方法でバンプ
の高さと形状をコントロールでき、接続抵抗が低く不良
の少ない信頼性の高いバンプ成極の形成が可能となる。
【図面の簡単な説明】
第1図は本発明の第一の実施例ζこ係わるバンプ成極の
断面図、第2因は本伯明の第二の実施列に係わるバンプ
成極の断面図、@3図は第1の実施例のバンプ成極を形
成するプロセスを示した断面図、尋4図は第2の実施例
のバンプ1極を形成するプロセスを示したfR面図、第
5図は従来のバンプ電極を形成するプロセスを示した断
面図である。 1.10・・・バンプ1極、2・・・回路基板、3・・
・半導体チtプ、4・・・導体パターン、5・・・成極
パッド。 6・・・型、7・・・金属球、8,9・・・バンプ。 代理人 弁理士  則 近 g  右 同        梃  山  光  2第2図 (a) (C) 第3図 (a) (b) (C) 第 4 図 第5図

Claims (3)

    【特許請求の範囲】
  1. (1)一主面に導体パターンが設けられた回路基板の電
    極と半導体チップの電極パッドを少なくとも一つの金属
    バンプにより電気的に接続する方法において、前記バン
    プの少なくとも一つが同一の金属からなる二段構造を有
    することを特徴とするバンプ電極の形成方法。
  2. (2)前記二段構造は前記回路基板の電極または前記半
    導体チップの電極バツドのいずれかに形成されたバンプ
    の先端の面積が前記電極との接触面積より小さな形状の
    バンプを前記半導体チップまたは前記回路基板に加圧接
    触させることにより形成したことを特徴とする請求項1
    記載のバンプ電極の形成方法。
  3. (3)前記バンプはバンプより体積が少なく、かつ開口
    面積より底面積の小さな形状の窪みを有する型に押し込
    むことにより成型したことを特徴とする請求項1記載の
    バンプ電極の形成方法。
JP9061989A 1989-04-12 1989-04-12 バンプ電極の形成方法 Pending JPH02270327A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9061989A JPH02270327A (ja) 1989-04-12 1989-04-12 バンプ電極の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9061989A JPH02270327A (ja) 1989-04-12 1989-04-12 バンプ電極の形成方法

Publications (1)

Publication Number Publication Date
JPH02270327A true JPH02270327A (ja) 1990-11-05

Family

ID=14003505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9061989A Pending JPH02270327A (ja) 1989-04-12 1989-04-12 バンプ電極の形成方法

Country Status (1)

Country Link
JP (1) JPH02270327A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482676B2 (en) 1997-01-09 2002-11-19 Fujitsu Limited Method of mounting semiconductor chip part on substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482676B2 (en) 1997-01-09 2002-11-19 Fujitsu Limited Method of mounting semiconductor chip part on substrate

Similar Documents

Publication Publication Date Title
JP3029398B2 (ja) 半導体のチップと基板間の電気的連結構造
JP3421548B2 (ja) 半導体ベアチップ、半導体ベアチップの製造方法、及び半導体ベアチップの実装構造
US5306664A (en) Semiconductor device, method of forming bump electrode of a semiconductor device, method of packaging a semiconductor device, chip carrier tape, display device and electronic printing device incorporating the semiconductor device
JPH0432541B2 (ja)
US6612024B1 (en) Method of mounting a device to a mounting substrate
JPS5818949A (ja) 半導体装置
JPH09162230A (ja) 電子回路装置及びその製造方法
US6281437B1 (en) Method of forming an electrical connection between a conductive member having a dual thickness substrate and a conductor and electronic package including said connection
JPH02270327A (ja) バンプ電極の形成方法
JP3389712B2 (ja) Icチップのバンプ形成方法
JP3196845B2 (ja) バンプ電極形成方法
JPH04130633A (ja) 半導体装置とその製造方法およびそれに用いるキャピラリ
JP3363639B2 (ja) 集積回路装置およびその製造方法
JPH06120290A (ja) 半導体装置
JPH0562977A (ja) 集積回路装置用バンプ電極
JPH08186117A (ja) ワイヤボンディング装置用キャピラリーとバンプの形成方法
JP2001144405A (ja) 実装基板
JPH07147298A (ja) 半導体装置の実装構造及びその実装方法
JP2523209Y2 (ja) 混成集積回路
JP2869591B2 (ja) 回路部品接続用中間端子を備えた回路配線基板及びその製造法
JP3246265B2 (ja) ボンディングワイヤを用いた電子部品並びにその製造方法及びワイヤ成形方法
JP2000214216A (ja) 半導体検査装置
JPH09246323A (ja) 半導体チップの実装方法とその実装体
JPS63114241A (ja) 半導体装置
JPH0719800B2 (ja) バンプ付きtabテープの製造方法