JPH02270418A - 電圧駆動素子の駆動回路 - Google Patents
電圧駆動素子の駆動回路Info
- Publication number
- JPH02270418A JPH02270418A JP1092321A JP9232189A JPH02270418A JP H02270418 A JPH02270418 A JP H02270418A JP 1092321 A JP1092321 A JP 1092321A JP 9232189 A JP9232189 A JP 9232189A JP H02270418 A JPH02270418 A JP H02270418A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- field effect
- secondary winding
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電界効果トランジスタ、ＩＧＢＴ等の電圧駆動
の半導体スイッチング素子をパルス電圧で駆動する回路
、特にこれらの半導体スイッチング素子の高速度、高効
率駆動を可能にする回路に関する。
の半導体スイッチング素子をパルス電圧で駆動する回路
、特にこれらの半導体スイッチング素子の高速度、高効
率駆動を可能にする回路に関する。
〔従来の技術及び発明が解決しようとする課題〕電圧駆
動の半導体スイッチング素子９例えば電界効果トランジ
スタは、小電力で駆動できると同時に原理的にはＷ積時
間が存在しないため、バイポーラトランジスタと比較し
て高速度スイッチング動作が可能である。
動の半導体スイッチング素子９例えば電界効果トランジ
スタは、小電力で駆動できると同時に原理的にはＷ積時
間が存在しないため、バイポーラトランジスタと比較し
て高速度スイッチング動作が可能である。
しかし、電界効果トラ、ンジスタはそのゲート・ソース
間にかなり大きな静電容量が存在するため。
間にかなり大きな静電容量が存在するため。
これを高速に導通または遮断させるためには、この静電
容量に蓄えられた電荷を高速に充電または放電させる駆
動回路が必要である。従来の電界効果トランジスタの駆
動回路としては第４図のごとき回路が使用されてき、て
いる、以下、第４図について説明すると、 Ｑ３は駆動
されるスイッチング用の電界効果トランジスタである。
容量に蓄えられた電荷を高速に充電または放電させる駆
動回路が必要である。従来の電界効果トランジスタの駆
動回路としては第４図のごとき回路が使用されてき、て
いる、以下、第４図について説明すると、 Ｑ３は駆動
されるスイッチング用の電界効果トランジスタである。
ＴＩはパルストランスであり、１次巻線ｎｌは直流ｉ
ｒｉ源Ｖｃｃにまたがって駆動トランジスタＱ１と直列
接続されている。
ｒｉ源Ｖｃｃにまたがって駆動トランジスタＱ１と直列
接続されている。
パルストランスＴ１の２次巻線ｎ２はダイオードＤＩを
介して電界効果トランジスタ０３の駆動端子間、つまり
ゲート極Ｇ、ソース極Ｓ間に接続されている。
介して電界効果トランジスタ０３の駆動端子間、つまり
ゲート極Ｇ、ソース極Ｓ間に接続されている。
ダイオード０１のアノード、カンード間にはそれぞレヘ
ース抵抗Ｒ１とＰＮＰＮ上形ンジスタ０２のエミッタ極
が接続され、さらにＰＮＰ型トランジスタＱ２のコレク
タは電界効果トランジスタＱ３のソース極Ｓに接続され
、かつＰＮＰＮ上形ンジスタ０２のベース極とダイオー
ドＤ１のアノード間にベース抵抗Ｒ１が直列接続されて
いる。
ース抵抗Ｒ１とＰＮＰＮ上形ンジスタ０２のエミッタ極
が接続され、さらにＰＮＰ型トランジスタＱ２のコレク
タは電界効果トランジスタＱ３のソース極Ｓに接続され
、かつＰＮＰＮ上形ンジスタ０２のベース極とダイオー
ドＤ１のアノード間にベース抵抗Ｒ１が直列接続されて
いる。
今信号１９１ｓＩＧからのパルス信号により駆動用のト
ランジスタロｌが第５図（１１に示す時刻１＝１０にて
導通状態となると、パルストランスＴ１の１次巻線ｎｌ
の両端には駆動トランジスタロ１を理想的導通と仮定す
ると電源電圧Ｖｃｃが印加され、２次巻線ｎ２にも黒点
印側を正とする電圧が発生する。２次巻線ｎ２の波形を
第５図（２）に示すがｎｌと１２の巻数比を１＝１とし
た場合、その電圧はＶＣＣであり、この電圧はダイオー
ドＤ１を介して電界効果トランジスタ０３のゲート極Ｇ
、ソース極Ｓに加えられる。
ランジスタロｌが第５図（１１に示す時刻１＝１０にて
導通状態となると、パルストランスＴ１の１次巻線ｎｌ
の両端には駆動トランジスタロ１を理想的導通と仮定す
ると電源電圧Ｖｃｃが印加され、２次巻線ｎ２にも黒点
印側を正とする電圧が発生する。２次巻線ｎ２の波形を
第５図（２）に示すがｎｌと１２の巻数比を１＝１とし
た場合、その電圧はＶＣＣであり、この電圧はダイオー
ドＤ１を介して電界効果トランジスタ０３のゲート極Ｇ
、ソース極Ｓに加えられる。
このときＰＮＰＮ上形ンジスタ０２のベース・エミッタ
はダイオードＤＩの順電圧によって逆バイアスされ、Ｐ
ＮＰ形トランジスタｑ２は遮断状態であり。
はダイオードＤＩの順電圧によって逆バイアスされ、Ｐ
ＮＰ形トランジスタｑ２は遮断状態であり。
電界効果トランジスタ０３のゲート極Ｇとソース極Ｓと
の間の電圧ｖ’ｃｓはＶ’ｃｃ−ＶＦに維持されて電界
効果トランジスタ０３は導通状態となる。ここにＶＦは
ダイオード０１の順方向電圧降下である。
の間の電圧ｖ’ｃｓはＶ’ｃｃ−ＶＦに維持されて電界
効果トランジスタ０３は導通状態となる。ここにＶＦは
ダイオード０１の順方向電圧降下である。
次に時刻を一口で駆動トランジスタＯ１が遮断するとパ
ルストランスＴ１の励磁エネルギーにより１次巻線ｎ１
．２次巻線ｎ２の各電圧極性が反転し、１次巻線ｎｌの
電圧はツェナダイオードＺ［ｌＩ （！：ダイオードＤ
２からなる電圧抑制回路により抑制される。
ルストランスＴ１の励磁エネルギーにより１次巻線ｎ１
．２次巻線ｎ２の各電圧極性が反転し、１次巻線ｎｌの
電圧はツェナダイオードＺ［ｌＩ （！：ダイオードＤ
２からなる電圧抑制回路により抑制される。
２次巻線ｎ２にも黒点印側を負とする反転電圧が発生す
る。２次巻線ｎ２の電圧Ｖｎ２が下がり始めるとｇ２の
エミッタ・ベースは順バイアスされ、 Ｑ２が導通して
ＣＧＳを放電し、短絡する０口２のターンオン速度が０
０の放電時間に関係し、駆動される電界降下トランジス
タ０３のターンオフ速度を決定する。
る。２次巻線ｎ２の電圧Ｖｎ２が下がり始めるとｇ２の
エミッタ・ベースは順バイアスされ、 Ｑ２が導通して
ＣＧＳを放電し、短絡する０口２のターンオン速度が０
０の放電時間に関係し、駆動される電界降下トランジス
タ０３のターンオフ速度を決定する。
しかしながら従来の回路では２口２のターンオン速度は
ベース抵抗Ｒ１に依存し、ベース抵抗Ｒ１が小さいほど
高速となる。一方ベース抵抗Ｒ１は２次巻線ｎ２の反転
電圧、すなわちリセット電圧の負荷となり、余り小さい
とリセット電圧が小さくなりパルストランスＴＩの飽和
が生じるため極端に小さくできない。
ベース抵抗Ｒ１に依存し、ベース抵抗Ｒ１が小さいほど
高速となる。一方ベース抵抗Ｒ１は２次巻線ｎ２の反転
電圧、すなわちリセット電圧の負荷となり、余り小さい
とリセット電圧が小さくなりパルストランスＴＩの飽和
が生じるため極端に小さくできない。
本発明は１以上の問題を解決するために、電圧制御素子
のｔす側端子と電流端子との間に第１と第２の同極性（
ＰＮＰ又はＮＰＮ）のトランジスタをダーリントン接続
したものである。
のｔす側端子と電流端子との間に第１と第２の同極性（
ＰＮＰ又はＮＰＮ）のトランジスタをダーリントン接続
したものである。
本発明は、このような構成になっているので。
ベース抵抗Ｒ１が大きくてもダーリントン接続されて直
流利得の大きいトランジスタによって電圧駆動素子の制
御端子と電流端子との間の静電容量を急速に充電して、
高速スイッチングが可能となる。
流利得の大きいトランジスタによって電圧駆動素子の制
御端子と電流端子との間の静電容量を急速に充電して、
高速スイッチングが可能となる。
さらに電圧駆動素子の制御端子と電流端子との間の電圧
は、その静電容量と配線インダクタンスとの共振で負極
性に反転する。このとき第１のトランジスタのベース・
エミッタ間を第２のトランジスタのエミッタ・コレクタ
で短絡するので、第１のトランジスタは逆方向導通せず
、電圧駆動素子は逆バイアスできる。したがって、この
電圧駆動素子を確実に高速にオフできる。
は、その静電容量と配線インダクタンスとの共振で負極
性に反転する。このとき第１のトランジスタのベース・
エミッタ間を第２のトランジスタのエミッタ・コレクタ
で短絡するので、第１のトランジスタは逆方向導通せず
、電圧駆動素子は逆バイアスできる。したがって、この
電圧駆動素子を確実に高速にオフできる。
第１図は本発明の一実施例を示す図である。以下第１図
について説明すると、０３は駆動されるスイッチング用
の電界効果トランジスタである。Ｔ１はパルストランス
であり、１次巻線口１は直流電源ＶＣＣにまたがって駆
動トランジスタ旧と直列接続されている。パルストラン
スＴｌの２次巻線ｎ２の一端はダイオードＯ１を介して
電界効果トランジスタロ３の制御端子たるゲート極Ｇに
接続される。パルストランスＴＩの２次巻線ｎ２の他の
一端は電流端子たるソース極Ｓに接続されている。又、
電界効果トランジスタＱ３のゲート・ソース極間にダー
リントン接続の第２のＰＮＰ）ランジスタＱ４のエミ７
り・コレクタ極が接続され、そのベース極とコレクタ極
間には、ダーリントン初段の第１のＰＮＰトランジスタ
Ｑ２のエミッタ・コレクタが接続されている。第２のＰ
ＮＰ）ランジスタＱ４のベース極はベース抵抗Ｒ１を通
してダイオードＤＩのアノードに接続されている。
について説明すると、０３は駆動されるスイッチング用
の電界効果トランジスタである。Ｔ１はパルストランス
であり、１次巻線口１は直流電源ＶＣＣにまたがって駆
動トランジスタ旧と直列接続されている。パルストラン
スＴｌの２次巻線ｎ２の一端はダイオードＯ１を介して
電界効果トランジスタロ３の制御端子たるゲート極Ｇに
接続される。パルストランスＴＩの２次巻線ｎ２の他の
一端は電流端子たるソース極Ｓに接続されている。又、
電界効果トランジスタＱ３のゲート・ソース極間にダー
リントン接続の第２のＰＮＰ）ランジスタＱ４のエミ７
り・コレクタ極が接続され、そのベース極とコレクタ極
間には、ダーリントン初段の第１のＰＮＰトランジスタ
Ｑ２のエミッタ・コレクタが接続されている。第２のＰ
ＮＰ）ランジスタＱ４のベース極はベース抵抗Ｒ１を通
してダイオードＤＩのアノードに接続されている。
次に動作を説明する。今信号源ＳＩＧからのパルス信号
により駆動用′のトランジスタＱ１が第２図（１）に示
す時刻１＝１０にて導通状態とする。パルストランスＴ
１の１次巻線ｎ１の両端には、トランジスタ旧を理想的
導通と仮定すると、電源電圧Ｖｃｃが印加され、２次巻
線ｎ２にも黒点印側を正とする電圧が発生する。２次巻
線ｎ２の波形を第２図（２）に示すがｎｌと１２の巻数
比を１＝１とした場合、その電圧はＶｃｃであり、この
電圧はダイオードＤ１を介して電界効果トランジスタＱ
３のゲート極Ｇ、ソース極Ｓに加えられる。このときダ
ーリントン接続された２ １［１のＰＮＰ トランジス
タＱ２． Ｇ４のベース・エミッタはダイオードＤ１の
順電圧によって逆バイアスされ、ＰＮＰ形トランジスタ
０２２口４は遮断状態であり、電界効果トランジスタＱ
３のゲート極Ｇとソース極Ｓとの間の電圧ＶＣＳは、Ｖ
ｃｃ−ＶＦ（ここにＶＦはダイオードＤ１の順方向電圧
）となる。
により駆動用′のトランジスタＱ１が第２図（１）に示
す時刻１＝１０にて導通状態とする。パルストランスＴ
１の１次巻線ｎ１の両端には、トランジスタ旧を理想的
導通と仮定すると、電源電圧Ｖｃｃが印加され、２次巻
線ｎ２にも黒点印側を正とする電圧が発生する。２次巻
線ｎ２の波形を第２図（２）に示すがｎｌと１２の巻数
比を１＝１とした場合、その電圧はＶｃｃであり、この
電圧はダイオードＤ１を介して電界効果トランジスタＱ
３のゲート極Ｇ、ソース極Ｓに加えられる。このときダ
ーリントン接続された２ １［１のＰＮＰ トランジス
タＱ２． Ｇ４のベース・エミッタはダイオードＤ１の
順電圧によって逆バイアスされ、ＰＮＰ形トランジスタ
０２２口４は遮断状態であり、電界効果トランジスタＱ
３のゲート極Ｇとソース極Ｓとの間の電圧ＶＣＳは、Ｖ
ｃｃ−ＶＦ（ここにＶＦはダイオードＤ１の順方向電圧
）となる。
次に第２図において時刻ｔ＝ｔｌでトランジスタ旧が遮
断するとパルストランスＴ１の励磁エネルギにより１次
巻線１１．２次巻線ｎ２の各電圧極性が反転し、２次巻
線ｎ２にも黒点印側を負とするこの反転電圧が発生する
。この結果、 Ｇ４のエミッタ電位がそのベース電位よ
り高くなって口４が導通しＧ２が順バイアスされＩｃＧ
！を放電する。この第１と第２のトランジスタはダーリ
ントン接続されているので、ベース抵抗Ｒ１は従来より
大きくても急速に導通しＣ，Ｓを高速で放電させること
によって電界効果トランジスタＱ３を高速ターンオフで
きる。又このＣＣＳの高速放電によりＣＧ３がゲート回
路の浮遊配線インダクタンスと共振し、ＶＧｓの電圧は
第２図（３）のごと＜、ｔ＝ｔ２で−ＶＲまで反転し、
電界効果トランジスタＱ３に逆バイアスを加えることが
できる。このとき、トランジスタ０２のベース・コレク
タ間をトランジスタＱ４のエミッタ・コレクタで短絡す
るので、トランジスタＱ２はそのベース・エミッタのｎ
ｐ接合のみが作用して、逆方向導通せず、電界効果トラ
ンジスタＱ３は逆バイアス印加可能となる。この逆バイ
アス電圧は巻線ｎ２の反転電圧すなわちリセット電圧が
消滅するまで続（。
断するとパルストランスＴ１の励磁エネルギにより１次
巻線１１．２次巻線ｎ２の各電圧極性が反転し、２次巻
線ｎ２にも黒点印側を負とするこの反転電圧が発生する
。この結果、 Ｇ４のエミッタ電位がそのベース電位よ
り高くなって口４が導通しＧ２が順バイアスされＩｃＧ
！を放電する。この第１と第２のトランジスタはダーリ
ントン接続されているので、ベース抵抗Ｒ１は従来より
大きくても急速に導通しＣ，Ｓを高速で放電させること
によって電界効果トランジスタＱ３を高速ターンオフで
きる。又このＣＣＳの高速放電によりＣＧ３がゲート回
路の浮遊配線インダクタンスと共振し、ＶＧｓの電圧は
第２図（３）のごと＜、ｔ＝ｔ２で−ＶＲまで反転し、
電界効果トランジスタＱ３に逆バイアスを加えることが
できる。このとき、トランジスタ０２のベース・コレク
タ間をトランジスタＱ４のエミッタ・コレクタで短絡す
るので、トランジスタＱ２はそのベース・エミッタのｎ
ｐ接合のみが作用して、逆方向導通せず、電界効果トラ
ンジスタＱ３は逆バイアス印加可能となる。この逆バイ
アス電圧は巻線ｎ２の反転電圧すなわちリセット電圧が
消滅するまで続（。
このようにして、電界効果トランジスタロ３は高速にオ
ン・オフ駆動できる。
ン・オフ駆動できる。
尚、電界効果トランジスタのゲート回路の配線インダク
タンスに加えて、微小のインダクタを追加してもよい。
タンスに加えて、微小のインダクタを追加してもよい。
第３図は本発明の他の実施例を示し、この実施例におい
てはツェナダイオードＤＺ１とダイオードＤ２からなる
リセット回路がパルストランスＴＩの２次巻線ｎ２側に
接続されている点と、電界効果トランジスタＱ３に積極
的に逆バイアス電圧を与えるため逆バイアス回路を設け
た点を付加したものである。逆バイアス回路は逆バイア
ス電圧充電用コンデンサＣＩと逆バイアス電圧制限用ツ
ェナダイオードＺＤ２とコンデンサＣ１の充電抵抗Ｒ２
，ダイオードＤ３からなる。この逆バイアス回路は、旧
が導通した時に２次巻線ｎ２からＤｌ、 ＣＩ、 Ｒ２
，Ｄ３の回路で６１を充電し、 Ｑｌの遮断時に、 Ｃ
Ｉの電圧を逆バイアス電圧として利用するものである。
てはツェナダイオードＤＺ１とダイオードＤ２からなる
リセット回路がパルストランスＴＩの２次巻線ｎ２側に
接続されている点と、電界効果トランジスタＱ３に積極
的に逆バイアス電圧を与えるため逆バイアス回路を設け
た点を付加したものである。逆バイアス回路は逆バイア
ス電圧充電用コンデンサＣＩと逆バイアス電圧制限用ツ
ェナダイオードＺＤ２とコンデンサＣ１の充電抵抗Ｒ２
，ダイオードＤ３からなる。この逆バイアス回路は、旧
が導通した時に２次巻線ｎ２からＤｌ、 ＣＩ、 Ｒ２
，Ｄ３の回路で６１を充電し、 Ｑｌの遮断時に、 Ｃ
Ｉの電圧を逆バイアス電圧として利用するものである。
Ｄ３は逆バイアス電圧充電用Ｃ１の放電電流がＲ２の
回路で放電するのを防止するものである。この回路でも
前記実施例と同様に電界効果トランジスタＱ３の逆バイ
アス電圧は、ＣＧＳの共振によりツェナダイオードＤＺ
２で決められるＣ１の電圧よりも高い電圧となり、電界
効果トランジスタＱ３のノイズマージン等が増す効果が
ある。
回路で放電するのを防止するものである。この回路でも
前記実施例と同様に電界効果トランジスタＱ３の逆バイ
アス電圧は、ＣＧＳの共振によりツェナダイオードＤＺ
２で決められるＣ１の電圧よりも高い電圧となり、電界
効果トランジスタＱ３のノイズマージン等が増す効果が
ある。
本発明は以上述べたような特徴を有するので。
電圧駆動素子を高速にオン・オフ駆動できる効果を有す
る。
る。
第１図は本発明による駆動回路を示し、第２図はその動
作説明図である。第３図は本発明の他の実施例である。 第４図は従来のＦＥＴの駆動回路の一例を示す。 Ｔ１・・・パルストランス ＳＩＧ・・・信号源Ｑｌ
、 Ｑ２． Ｑ４・・・トランジスタＱ３・・・電界
効果トランジスタ Ｃ，！・・・ゲート・ソース間静電容量Ｖｃｃ・・・直
流電源 ひ１ 、 Ｄ２． Ｄ３・・・ダイオードＤＺＩ、ＤＺ
２・・・ツェナダイオードＣ１・・・コンデンサ Ｒ１、Ｒ２，Ｒ３・・・抵抗 特許出願人 オリジン電気株式会社 鵠 タ 図 手続補正書（方式） 平成１年８月９日 ３、補正をする者 事件との関係 特許出願人 住所 東京都豊島区高田１丁目１８番１号〒１７１電話
９８３−７１１１ ５、補正の対象 明細書の「図面の簡単な説明」の欄 ６、補正の内容 ＋１） 本件明細書の第１１頁第７行「の−例を示す
。」を以下の通り補正する。
作説明図である。第３図は本発明の他の実施例である。 第４図は従来のＦＥＴの駆動回路の一例を示す。 Ｔ１・・・パルストランス ＳＩＧ・・・信号源Ｑｌ
、 Ｑ２． Ｑ４・・・トランジスタＱ３・・・電界
効果トランジスタ Ｃ，！・・・ゲート・ソース間静電容量Ｖｃｃ・・・直
流電源 ひ１ 、 Ｄ２． Ｄ３・・・ダイオードＤＺＩ、ＤＺ
２・・・ツェナダイオードＣ１・・・コンデンサ Ｒ１、Ｒ２，Ｒ３・・・抵抗 特許出願人 オリジン電気株式会社 鵠 タ 図 手続補正書（方式） 平成１年８月９日 ３、補正をする者 事件との関係 特許出願人 住所 東京都豊島区高田１丁目１８番１号〒１７１電話
９８３−７１１１ ５、補正の対象 明細書の「図面の簡単な説明」の欄 ６、補正の内容 ＋１） 本件明細書の第１１頁第７行「の−例を示す
。」を以下の通り補正する。
Claims (1)
- パルストランスの１次巻線とスイッチ素子と電圧源を直
列接続し、スイッチ素子の開閉によりトランスの２次巻
線に生じるパルス電圧で、制御端子と第１の電流端子と
第２の電流端子とを備えた電圧制御素子を駆動する回路
において、２次巻線の一端と前記制御端子との間に接続
されたダイオードと、前記制御端子と前記第２の電流端
子との間にエミッタ・コレクタを接続された第１のトラ
ンジスタ、及びこのトランジスタのベース・コレクタ間
にエミッタ・コレクタを接続することにより前記第１の
トランジスタと共にダーリントン回路を構成する第２の
トランジスタと、該第２のトランジスタのベースと前記
２次巻線の一端に接続された抵抗からなる駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1092321A JPH02270418A (ja) | 1989-04-12 | 1989-04-12 | 電圧駆動素子の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1092321A JPH02270418A (ja) | 1989-04-12 | 1989-04-12 | 電圧駆動素子の駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02270418A true JPH02270418A (ja) | 1990-11-05 |
Family
ID=14051129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1092321A Pending JPH02270418A (ja) | 1989-04-12 | 1989-04-12 | 電圧駆動素子の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02270418A (ja) |
-
1989
- 1989-04-12 JP JP1092321A patent/JPH02270418A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4461966A (en) | Circuit for controlling at least one power-FET | |
| US4487458A (en) | Bidirectional source to source stacked FET gating circuit | |
| US4511815A (en) | Transformer-isolated power MOSFET driver circuit | |
| US5281862A (en) | Power MOSFET driver with cross-conduction current reduction | |
| US4885486A (en) | Darlington amplifier with high speed turnoff | |
| KR950701469A (ko) | 모오스(mos) 전께효과 트랜지스터의 구동회로(drive circuitry for a mos field effect tranststor) | |
| US5914619A (en) | Trigger circuit for a power fet having a source-side load | |
| JPS63204814A (ja) | パワートランジスタ駆動回路 | |
| US6683777B2 (en) | Semiconductor protective control unit for controlling output transistors connected to inductive load | |
| JP4003833B2 (ja) | 電界制御型半導体素子の駆動回路 | |
| JPS63185220A (ja) | カスコ−ド形ＢｉＭＯＳの駆動回路 | |
| JPH02270418A (ja) | 電圧駆動素子の駆動回路 | |
| US4859927A (en) | Power supply with improved switching regulator | |
| JPH07118641B2 (ja) | 半導体スイツチング素子の駆動回路 | |
| JP3118424B2 (ja) | 自励式スイッチング電源 | |
| US4602209A (en) | Switch-off circuits for transistors and gate turn-off thyristors | |
| JPH02276306A (ja) | 電圧駆動素子の駆動回路 | |
| JPH07111446A (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| JP4112747B2 (ja) | 切換えスイッチング手段 | |
| JPH07264029A (ja) | 双方向接続トランジスタの駆動回路 | |
| JPH04128435U (ja) | パワーｍｏｓ ｆｅｔ用絶縁形ドライブ回路 | |
| JPH06244702A (ja) | 静電誘導サイリスタの駆動回路 | |
| JP2588703B2 (ja) | 半導体スイツチング素子の駆動回路 | |
| KR0111806Y1 (ko) | 스위칭 소자 구동 회로 | |
| JPH06152363A (ja) | ゲートドライブ回路 |