JPH02270421A

JPH02270421A - オーバサンプリング装置

Info

Publication number: JPH02270421A
Application number: JP9230589A
Authority: JP
Inventors: Masumitsu Shimada; 島田　倍満
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1989-04-11
Filing date: 1989-04-11
Publication date: 1990-11-05
Anticipated expiration: 2010-03-29
Also published as: JPH0728224B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明はデジタル伝送信号から直線補間によりオーバサ
ンプリング信号を作成するオーバサンプリング装置に関
するものである。

（ロ）従来の技術近年、オーバサンプリング技術がコンパクトディスク等
デジタル信号処理を要するプレーヤに用いられ始めてい
る。斯かるオーバサンプリング技術は、デジタル伝送信
号を所定のサンプリング周期にてアナログ信号に変換す
る際に、データの数値演算により前記サンプリング周期
間に挿入されるべき補間データを作成して原信号に重畳
するものである。

当該オーバサンプリング技術を用いた場合、ＤＡ変換後
のアナログ信号のノイズを除去するローパスフィルタを
低次のものとすることができ、このため、例えばコンパ
クトディスクプレーヤ等に用いた場合には、再生音声の
高域の群遅延歪を抑えることができる。更に、ダイナミ
ックレンジ及び５／Ｎを改善することができる。尚、斯
かるオーバサンプリング技術の詳細については、例えば
雑誌ラジオ技術１９８８年７月号（増刊）Ｐ１０４〜Ｐ
１０７に記載されており、ここではその。

説明は省略する。

上記オーバサンプリング技術の一例として、雑誌ラジオ
技術１９８８年７月号Ｐ１４１〜Ｐ１４３に開示された
ものがある。これは、補間データを１前後のデータを直
線補間（平均値補間）して作成するもので、具体的には
、第７図に示す様に、２つのＤＡコンバータ（ＤＡＣＩ
、ＤＡＣ２）　（３０）（３１）及びその出力を相加平
均するオペアンプ（３２）と、データの流れを１八Ｔｓ
だけ遅延させる１へＴｓ遅延回路（３３）を用い、ＤＡ
ＣＩ＜３０）及びＤＡＣ２（３１）に原デジタル信号及
びこれに対して１八Ｔｓ（Ｔｓ：サンプリング周期）だ
け位相が遅れた信号を入力する様にしている。斯かる構
成の回路に依れば、第８図に示すタイミングチャートの
様に、ＤＡコンバータ（３０）の出力に対してＤＡコン
バータ（３１）の出力は位相が１八Ｔｓだけ遅れている
ため、各出力の相加平均を示す同図（Ｃ）に示す信号は
、同図（ａ）の信号に直線補間データを重畳したデータ
となる。即ち、オペアンプ（３３）から出力される信号
は原信号の２倍オーバサンプリングデータとなる。

（ハ）発明が解決しようとする課題上記オーバサンプリング装置に依れば、ＤＡコンバータ
の他に原デジタル信号に対して’／ｌＴ　ｓだけ位相が
遅れた信号を作成する回路が必要となる。斯かる回路は
比較的複雑で、また部品点数及びコストの上昇も大きい
。本発明は、簡単な回路の付加によりオーバサンプリン
グ装置を構成することを目的とするものである。

（ニ）課題を解決するための手段上記課題に鑑み本発明は、同一デジタルデータが２回ず
つ繰返されて伝送される伝送信号から直線補間によりオ
ーバサンプリング信号を作成するオーバサンプリング装
置であって、前記デジタルデータが入力され、且つ前記
デジタルデータの内、一方のデータ期間において立上る
信号が作動信号として入力される第１のＤＡコンバータ
と、前記作動信号を反転するインバータと、前記デジタ
ルデータが入力され、且つ前記インバータの出力信号が
作動信号として入力される第２のＤＡコンバータと、前
記第１及び第２のＤＡコンバータの出力を相加平均する
回路とよりることを特徴とする。

更に、Ｌｃｈ、Ｒｃｈの信号が交互に伝送されるデジタ
ルオーディオ信号から直線補間によりオーバサンプリン
グ信号を作成するオーバサンプリング装置であって、前
記デジタルデータが入力され、且つ前記Ｌｃｈ、Ｒｃｈ
を識別するＬＲＣＫ信号に応答して前記Ｌｃｈ及びＲｃ
ｈのアナログ信号を出力する第１及び第２のＤＡコンバ
ータと、前記ＬＲＣＫ信号を反転してＬＲＣＫ信号を出
力するインバータと、前記デジタルデータが入力され、
且つ前記ＬＲＣＫ信号に応答して前記Ｌｃｈ及びＲｃｈ
のアナログ信号を出力する第３及び第４のＤＡコンバー
タと、前記第１及び第３のＤＡコンバータの出力を相加
平均する第１の平均回路と、前記第２及び第４のＤＡコ
ンバータの出力を相加平均する第２の平均回路とを有す
ることを特徴とする。

（ホ）作　用上記第１の構成に依れば、第１のＤ　、Ａコンバータか
らは、２回ずつ繰返されて伝送されるデジタルデータの
内、先のデータに応じたアナログデータが２デ一タ期間
だけ出力される。又、第２のＤＡコンバータからは、前
記デジタルデータの内、後のデータに応じたアナログデ
ータが２デ一タ期間だけ出力される。従って、第２のＤ
Ａコンバータから出力されるアナログデータは、第１の
ＤＡコンバータに比べｌデータ期間だけ位相が遅れる。

それ故、第１及び第２のＤＡコンバータからのアナログ
データを相加平均する回路から出力されるアナログデー
タは、第１のＤＡコンバータから出力されるアナログデ
ータの直線補間を行った１デ一タ期間毎に変化するアナ
ログデータとなる。

又、上記第２の構成に依れば、第３のＤＡコンバータか
ら出力されるＬｃｈアナログデータは、第１のＤＡコン
バータからのＬｃｈアナログデータに比べ、１八Ｔｓだ
け位相がずれる。従って第１の平均回路から出力される
Ｌｃｈアナログデータは、第１のＤＡコンバータから出
力されるＬｃｈアナログデータの２倍オーバサンプリン
グデータとなる。同様に第４のＤＡコンバータから出力
されるＲｃｈアナログデータは第２のＤＡコンバータか
らのＲｃｈアナログデータに比べ、１八Ｔｓだけ位相が
ずれているため、第２の平均回路から出力されるＲｃｈ
アナログデータは、第２のＤＡコンバータからのＲｃｈ
アナログデータの２ｆ音オーバサンプリングデータとな
る。

（へ）実施例以下、本発明の一実施例につき図面を用いて説明する。

第１図は、本実施例の回路ブロック図である。

図において、（１）は信号処理用ＩＣ（三洋電機株式会
社製ＬＣ７８８０）で、Ｌｃｈ及びＲｃｈデジタルデー
タをアナログデータに変換する２つのＤＡコンバータ（
ＤＡＣＩ、ＤＡＣ２）を内蔵する。Ｌｃｈ及びＲｃｈデ
ジタルデータは８番ピンより信号処理用Ｉ　Ｃ（１”）
に印加され、６番ピン及び９番ピンから印加されるＬＲ
ＣＫ信号及びＢＣＬ　Ｋ信号（ピットクロック信号）に
応じてＤＡ変換された後、Ｌｃｈ及びＲｃｈアナログデ
ータとして１番ピン及び２０番ビンより出力される。当
該信号処理用ＩＣ（１）に対して入出力される前記デジ
タルデータ、ＬＲＣＫ信号、及びアナログデータのタイ
ミングチャートを第２図に示す。同図に示される如く、
信号処理用１ｃ（１）の１番ピン及び２０番ビンからは
Ｔｓで規定されるサンプリング周期毎に変化するＬｃｈ
％Ｒｃｈアナログデータが出力される。又、これらＬｃ
ｈ、Ｒｃｈアナログデータは、波形整形回路（２）（３
）により波形整形され、オペアンプ（４）（５）により
増幅された後、ローパスフィルタ（６）（７）を介して
り。

Ｒ出力される。

以上説明した回路構成は、本件出願に係るオーバサンプ
リング技術を用いない既存のコンパクトディスクプレー
ヤ等で用いられた回路構成と同一である。本実施例の特
徴は、この回路構成に上記と同様の信号処理用ＩＣ（１
’）とトランジスタ及び抵抗よりなるインバータ（８）
を加えた簡単な構成にてオーバサンプリング装置を実現
したところにある。

信号処理用ＩＣ：（１’）には、ＢＣＬＫ信号及びデジ
タルデータが上記信号処理用ＩＣ（１）と同様、９番ピ
ン及び８番ピンに入力されている。

又、６番ピンには上記ＬＲＣＫ信号がインバータ（８）
により反転されたＬＲＣＫ信号が印加されている。又、
６番ピンにＬＲＣＫ信号が印加されることにより、１番
ピン及び２０番ビンからは夫々Ｒｃｈ及びＬｃｈのアナ
ログデータが出力される。

第３図は、信号処理用Ｉ　Ｃ（１’）に対して入出力さ
れるデジタルデータ、ＬＲＣＫ信号及びＬｃｈ、Ｒｃｈ
アナログデータのタイミングチャートである。同図から
れかる様に、信号処理用ＩＣ（１°）から出力されるＬ
ｃｈアナログ信号は、上記信号処理用Ｉ　Ｃ（１）から
出力されるＬｃｈアナログ信号に比べ１八Ｔｓだけ位相
が進んでおり、又、信号処理用ＩＣ（１’）から出力さ
れるＲｃｈアナログ信号は、上記信号処理用ｔｃ（１）
から出力されるＲｃｈアナログ信号に比べ１八Ｔｓだけ
位相が遅れている。

第４図は信号処理用ＩＣ（１）（１°）から出力される
Ｌｃｈ、Ｒｃｈアナログデータの位相関係を示すタイミ
ングチャートである。尚、同タイミングチャートにおい
て、Ｌｃｈ、Ｒｃｈの後に付された（１）（１°）なる
表示は、夫々対応する信号処理用ＩＣの符号を示す。同
図に示すＬｃｈ（１）及びＬｃｈ（１’）のアナログデ
ータを相加平均すると、同図に示すＬｃ　ｈ（１）＋Ｌ
ｃ　ｈ（１’）なる信号が作成される。又、同様にＲｃ
ｈ（１）及びＲｃｈ（１’）のアナログデータを相加平
均すると、同図に示すＲｃｈ（１）＋Ｒｃｈ（１’）な
る信号が作成される。これらの信号は、夫々、信号処理
用ＩＣ（１’）から出力されるアナログデータの２倍オ
ーバサンプリングデータとなる。斯かるＬｃｈ（１）及
びＬｃｈ（１’）とＲｃｈ（１）及びＲｃｈ（１′）の
相加平均は、夫々オペアンプ（４）と（５）によりなさ
れる。以上、本実施例に依れば、既存の信号処理回路に
同様の信号処理用ＩＣ及びインバータを付加するのみで
２倍オーバサンプリング回路を構成することができる。

尚、当該実施例に依れば、Ｌｃｈ、、Ｒｃｈから出力さ
れるアナログ信号は、第４図に示す様に１八Ｔｓの位相
差を有するが、斯かる位相差は時間的に極めて短いため
、聴覚的には問題のない位相ずれとなる。例えば、コン
パクトディスクの様にサンプリング周波数ｆｓが４４．
１ＫＨｚである場合には、この位相ずれは、音速が３４
０ｍ／ｓｅｃであるとすると、１／（８８，２Ｘ１０”Ｘ２）Ｘ３４０Ｘ１０”−１，
９１１であり、耳元では、１．９１１１１１１のずれと
なる。

第５図は、本発明の他の実施例を示す図である。本実施
例のオーバサンプリング回路は、同一のＤＡコンハータ
ヨりなる４つのＤＡコンバータ（ＤＡＣＩ〜Ｄ　Ａ　Ｃ
４’）　　（９）（１０）（１１）（１２）と、２つの
アンドゲート回路（１３）（１４）と、３つノインバー
タ（１５）（１６）（１７）と、２つのオペアンプ（１
８）（１９）と、抵抗（２０）（２１）（２２）（２３
）とよりなる。

ＤＡコンバータは、１６ビツトのデジタルデータを入力
する毎に、このデータをアナログデータに変換する。デ
ジタルデータはＤＡＴＡ入力端子に印加され、ピットク
ロックがＤＡＴＡ　　ＣＬＯＣＫ入力端子に印加される
毎に１ビツトずつＤＡコンバータ内に取込まれる。又、
このＤＡコンバータからはＬＥ入力端子に印加されてい
る信号がＨレベルからＬレベルに反転する毎に前記変換
されたアナログ信号が出力される。又、この様にして出
力されたアナログ信号は次のアナログ信号が出力される
までＤＡコンバータの出力信号として保持される。

ＤＡＣＩ（９）及びＤＡＣ２（１０）のＬＥ入力端子に
は、ＬＲＣＫ信号がインバータ（１５）を介して印加さ
れている。又、ＤＡＣ３（１１）及びＤＡＣ４（１２）
のＬＥ入力端子には、ＬＲＣＫ信号が２つのインバータ
（１６）（１７）を介して印加されている。又、ＤＡＣ
Ｉ（９）のＤＡＴＡ　　ＣＬＯＣＫ入力端子には、ピッ
トクロック（ＢＣＬＫ信号）とＬＲＣＫ信号のアンド出
力が印加されており、ＤＡＣ２（１０）のＤＡＴＡ　　
ＣＬＯＣＫ入力端子にはＢＣＬＫ倍信号印加されている
。更に、ＤＡＣ３（１１）のＤＡＴＡ　　ＣＬＯＣＫ入
力端子には、ＬＲＣＫ信号の反転信号（ＬＲＣＫ信号）
とＢＣＬＫ信号のアンド出力が印加されており、ＤＡＣ
４（１２）のＤＡＴＡ　　ＣＬＯＣＫ入力端子にはＢＣ
ＬＫ信号が印加されている。そしてＤＡＣ１〜４　（９
）（１０）（１１）（１２）のＤＡＴＡ入力端子にはデ
ジタルデータ信号が入力されている。ＤＡＣＩ（９）と
ＤＡＣ４（１２）の出力は共にオペアンプ（ＡＭＰ　１
　）　（１８）に印加され、ここで相加平均される。又
、ＤＡＣ２（１０）とＤＡＣ３（１１）の出力は共にオ
ペアンプ（Ａ　Ｍ　Ｐ２　）　（１９）に印加され、こ
こで相加平均される。以上の様に構成される本実施例に
依れば、ＡＭＰ　１（１８）及び、Ａ　Ｍ　Ｐ　２　（
１９）の出力信号は、２倍オーバサンプリングされたＬ
ｃｈ及びＲｃｈのアナログ出力信号となる。以下、これ
について第６図に示すタイミングチャートを用いて説明
する。

各ＤＡコンバータのＤＡＴＡ入力端子に印加される信号
は、ＬＲＣＫ信号がＨレベルにある期間にはＬｃｈ信号
となり、Ｌレベルにある期間にはＲｃｈ信号となる様に
位相合わせされている。ＤＡｃｔ（９）のＤＡＴＡ　　
ＣＬＯＣＫ入力端子には、ＬＲＣＫ信号とＢＣＬＫ信号
のアンド出力が印加されるため、タイミング的には第６
図（ｃ）に示す様にＬｃｈ信号期間においてのみＢＣＬ
Ｋ信号が印加される。従って、ＤＡＣＩ（９）ではＬｃ
ｈのデジタル信号が順次ＤＡ変換され、従ってこれに対
応するアナログ信号が作成される。又、ＤＡＣＩ（９）
のＬＥ入力端子には同図（ｂ）に示すＬＲＣＫ信号が印
加されるため、前記アナログ信号はこのＬＲＣＫ信号の
立下りに応答して出力され、従って、ＤＡＣＩ（９）か
らは同図（ｄ）に示す信号が出力される。

ＤＡＣ２（１０）の各入力端子には、ＤＡＴＡ入力端子
に印加されるＢＣＬＫ信号を除き同一の信号が印加され
ている。従って、ＤＡＣ２（１０）から出力されるアナ
ログ信０号の出力タイミングは、上記ＤＡＣＩ（９）と
同時である。ただし、このＤＡＣ２（１０）のＤＡＴＡ
　　ＣＬＯＣＫ入力端子に印加されるＢＣＬＫ信号は、
前記ＤＡＣＩ（９）の場合とは異なり、常に印加され続
けるものであるから、ＤＡＣ２（１０）では、Ｌｃｈ及
びＲｃｈのデジタル信号が交互にアナログ信号に変換さ
れる。然し乍ら、ＤＡＣ２（１０）の出力タイミングを
決定するＬＲＣＫ信号の立下りタイミングは、Ｒｃｈの
デジタル信号がＤＡＣ２（１０）に取込まれた直後であ
るから、Ｄ　Ａ　Ｃ２（１０）にてＲｃｈのデジタル信
号がアナログ変換された直後にＤＡＣ２（１０）からの
アナログ出力が実行されることとなり、従って、ＤＡ　
Ｃ２（１０）からは同図（ｅ）に示す様なＲｃｈのアナ
ログ信号が出力されることになる。

ＤＡＣ３（１１）及びＤ　Ａ　Ｃ４（１２）に印加され
る信号の内、ＤＡＴＡ入力端子に印加される信号は上記
ＤＡＣＩ（９）、ＤＡＣ２（１０）と同じであるが、Ｌ
Ｅ入力端子及びＤＡＴＡ　　ＣＬＯＣＫ入力端子に印加
される信号は上記と異る。ＬＥ入力端子にはＬＲＣＫ信
号の反転信号、即ちＬＲＣＫ信号が印加されるため、Ｄ
ＡＣ３（１１）及びＤ　Ａ　Ｃ４（１２）から出力され
る信号の出力タイミングは、上記ＤＡＣＩ（９）及びＤ
ＡＣ２（１０）に比べ１八Ｔｓだけずれる。

さてここで、ＤＡＣ３（１１）のＤＡＴＡ　　ＣＬＯＣ
Ｋ入力端子には、ＢＣＬＫ信号とＬＲＣＫ信号のアンド
出力が印加されるがこのアンド出力はタイミング的には
ＤＡＣ３（１１）のＤＡＴＡ入力端子にＲｃｈのデータ
信号が印加される期間に相当し、このため、ＤＡＴＡ　
　ＣＬＯＣＫ入力端子にはＲｃｈデータの取込みタンニ
ングにのみＢＣＬＫ信号が間欠的に印加されることにな
る。同図（ｈ）にこのＢＣＬＫ信号の印加タイミングを
示す。従って、ＤＡＣ３（１１）にはＲｃｈのデジタル
データしか取込まれず、このためＤＡＣ３（１１）では
、Ｒｃｈのデジタルデータのみしかアナログ信号に変換
されない。従って、ＤＡＣ３（１１）からは、ＬＲＣＫ
信号の立下りに応答して同図（ｉ）に示す如＜Ｒｃｈの
アナログ信号が出力される。

一方、Ｄ　Ａ　Ｃ４（１２）には、常時ＢＣＬＫ信号が
印加されているため、Ｄ　Ａ　Ｃ４（１２）ではＬｃｈ
、Ｒｃｈのデジタル信号の取込みに応じてＤＡ変換が行
われる。然し乍ら、アナログ信号の出力タイミングを決
定するＬＲＣＫ信号の立下りタイミングは、Ｌｃｈのデ
ジタルデータに対するＤＡ変換が行われた直後であるか
ら、Ｄ　Ａ　Ｃ４（１２）からは同図（ｊ）に示す如く
、Ｌｃｈのアナログ信号が出力される。

以上の様にして、ＤＡＣ１〜４　（９）（１０）（１１
）（１２）からは、夫々、第６図（ｄ）（ｅ）（ｉ）（
ｉ）に示される様なアナログ信号が出力される。これら
各信号の内、ＤＡＣＩ（９）とＤＡＣ４（１２）からの
出力信号は、ＡＭＰ　１　（１８）によって相加平均さ
れて同図（ｋ）に示される様なＬｃｈの２倍オーバサン
プリング信号としてＡＭＰ　１　（１８）から出力され
る。又、ＤＡＣ２（１０）とＤＡＣ３（１１）からの出
力信号はＡＭＰ２（１９）によって相加平均゛されて同
図（２）に示される様なＲｃｈの２倍オーバサンプリン
グ信号としてＡＭＰ　２　（１９）から出力される。

以上の様にして、Ｌｃｈ及びＲｃｈの２倍オーバサンプ
リング信号が作成されて出力される。これら各信号は先
の実施例と同様位相が１八Ｔｓだけずれているが前述し
た如く斯かる位相のずれは聴覚的に識別され得ない程度
のものであるから、後段回路にて位相合わせする等の必
要はない。

（ト）発明の効果以上、本発明に依れば、比較的複雑な位相合わせ回路等
を付加することなく簡単なインバータの付加のみにより
データのオーバサンプリングをすることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は同実施例
における信号処理用ＩＣ（１）に対して入出力される信
号のタイミングチャート、第３図は同実施例における信
号処理用ＩＣ（１’）に対して入出力される信号のタイ
ミングチャート、第４図は同実施例における出力信号の
タイミングチャート、第５図は他の実施例を示す回路ブ
ロック図、第６図は同実施例における信号のタイミング
チャート、第７図は従来例を示す回路ブロック図、第８
図は同従来例における信号のタイミングチャートである
。（Ｉ　Ｍｌ　’）・・・信号処理用ＩＣ１（４）（５）
（１８）（１９）・・・オペアンプ（相加平均回路）　
、（８）（１５）（１６）（１７）・・・インバータ。６図ＴＣＩＢＣｔに１皿冊聞りｍ−」１１１１皿皿りｍ−」
１ＩＩＩＩｌｌＩｌｌｌｌＩＩ＋（ｈ）ＢＣＬに　１１
皿り一」１１冊１皿しｍ−」１Ｉ１１冊冊ＬＪ１１冊１
■冊第７図

Claims

【特許請求の範囲】

（１）同一デジタルデータが２回ずつ繰返されて伝送さ
れる伝送信号から直線補間によりオーバサンプリング信
号を作成するオーバサンプリング装置であって、前記デ
ジタルデータが入力され、且つ前記デジタルデータの内
、一方のデータ期間において立上る信号が作動信号とし
て入力される第１のＤＡコンバータと、前記作動信号を
反転するインバータと、前記デジタルデータが入力され
、且つ前記インバータの出力信号が作動信号として入力
される第２のＤＡコンバータと、前記第１及び第２のＤ
Ａコンバータの出力を相加平均する回路とよりなること
を特徴とするオーバサンプリング装置。
（２）Ｌｃｈ、Ｒｃｈデータが交互に伝送されるデジタ
ルオーディオデータから直線補間によりオーバサンプリ
ングデータを作成するオーバサンプリング装置であって
、前記デジタルデータが入力され、且つ前記Ｌｃｈ、Ｒ
ｃｈを識別するＬＲＣＫ信号に応答して前記Ｌｃｈ及び
Ｒｃｈのアナログデータを出力する第１及び第２のＤＡ
コンバータと、前記ＬＲＣＫ信号を反転して＠ＬＲＣＫ
＠信号を出力するインバータと、前記デジタルデータが
入力され、且つ前記＠ＬＲＣＫ＠信号に応答して前記Ｌ
ｃｈ及びＲｃｈのアナログデータを出力する第３及び第
４のＤＡコンバータと、前記第１及び第３のＤＡコンバ
ータの出力を相加平均する第１の平均回路と、前記第２
及び第４のＤＡコンバータの出力を相加平均する第２の
平均回路とを具えてなるオーバサンプリング装置。