JPH0728224B2 - オーバサンプリング装置 - Google Patents

Description

【発明の詳細な説明】 （イ） 産業上の利用分野 本発明はデジタル伝送信号から直線補間によりオーバサ
ンプリング信号を作成するオーバサンプリング装置に関
するものである。

（ロ） 従来の技術 近年、オーバサンプリング技術がコンパクトディスク等
デジタル信号処理を要するプレーヤに用いられ始めてい
る。斯かるオーバサンプリング技術は、デジタル伝送信
号を所定のサンプリング周期にてアナログ信号に変換す
る際に、データの数値演算により前記サンプリング周期
間に挿入されるべき補間データを作成して原信号に重畳
するものである。

当該オーバサンプリング技術を用いた場合、DA変換後の
アナログ信号のノイズを除去するローパスフィルタを低
次のものとすることができ、このため、例えばコンパク
トディスクプレーヤ等に用いた場合には、再生音声の高
域の群遅延歪を抑えることができる。更に、ダイナミッ
クレンジ及びS/Nを改善することができる。尚、斯かる
オーバサンプリング技術の詳細については、例えば雑誌
ラジオ技術1988年７月号（増刊）P104〜P107に記載され
ており、ここではその説明は省略する。

上記オーバサンプリング技術の一例として、雑誌ラジオ
技術1988年７月号P141〜P143に開示されたものがある。
これは、補間データを、前後のデータを直線補間（平均
値補間）して作成するもので、具体的には、第７図に示
す様に、２つのDAコンバータ（DAC1、DAC2）（30）（3
1）及びその出力を相加平均するオペアンプ（32）と、
データの流れを1/2Tsだけ遅延させる1/2Ts遅延回路（3
3）を用い、DAC1（30）及びDAC2（31）に原デジタル信
号及びこれに対して1/2Ts（Ts:サンプリング周期）だけ
位相が遅れた信号を入力する様にしている。斯かる構成
の回路に依れば、第８図に示すタイミングチャートの様
に、DAコンバータ（30）の出力に対してDAコンバータ
（31）の出力は位相が1/2Tsだけ遅れているため、各出
力の相加平均を示す同図（ｃ）に示す信号は、同図
（ａ）の信号に直線補間データを重畳したデータとな
る。即ち、オペアンプ（33）から出力される信号は原信
号の２倍オーバサンプリングデータとなる。

（ハ） 発明が解決しようとする課題 上記オーバサンプリング装置に依れば、DAコンバータの
他に原デジタル信号に対して1/2Tsだけ位相が遅れた信
号を作成する回路が必要となる。斯かる回路は比較的複
雑で、また部品点数及びコストの上昇も大きい。本発明
は、簡単な回路の付加によりオーバサンプリング装置を
構成することを目的とするものである。

（ニ） 課題を解決するための手段 上記課題に鑑み本発明は、同一デジタルデータが２回ず
つ繰返されて伝送される伝送信号から直線補間によりオ
ーバサンプリング信号を作成するオーバサンプリング装
置であって、前記デジタルデータが入力され、且つ前記
デジタルデータの内、一方のデータ期間において立上る
信号が作動信号として入力される第１のDAコンバータ
と、前記作動信号を反転するインバータと、前記デジタ
ルデータが入力され、且つ前記インバータの出力信号が
作動信号として入力される第２のDAコンバータと、前記
第１及び第２のDAコンバータの出力を相加平均する回路
とよりることを特徴とする。

更に、Lch、Rchの信号が交互に伝送されるデジタルオー
ディオ信号から直線補間によりオーバサンプリング信号
を作成するオーバサンプリング装置であって、前記デジ
タルデータが入力され、且つ前記Lch、Rchを識別するLR
CK信号に応答して前記Lch及びRchのアナログ信号を出力
する第１及び第２のDAコンバータと、前記LRCK信号を反
転して▲▼信号を出力するインバータと、前記
デジタルデータが入力され、且つ前記▲▼信号
に応答して前記Lch及びRchのアナログ信号を出力する第
３及び第４のDAコンバータと、前記第１及び第３のDAコ
ンバータの出力を相加平均する第１の平均回路と、前記
第２及び第４のDAコンバータの出力を相加平均する第２
の平均回路とを有することを特徴とする。

（ホ） 作用 上記第１の構成に依れば、第１のDAコンバータからは、
２回ずつ繰返されて伝送されるデジタルデータの内、先
のデータに応じたアナログデータが２データ期間だけ出
力される。又、第２のDAコンバータからは、前記デジタ
ルデータの内、後のデータに応じたアナログデータが２
データ期間だけ出力される。従って、第２のDAコンバー
タから出力されるアナログデータは、第１のDAコンバー
タに比べ１データ期間だけ位相が遅れる。それ故、第１
及び第２のDAコンバータからのアナログデータを相加平
均する回路から出力されるアナログデータは、第１のDA
コンバータから出力されるアナログデータの直線補間を
行った１データ期間毎に変化するアナログデータとな
る。

又、上記第２の構成に依れば、第３のDAコンバータから
出力されるLchアナログデータは、第１のDAコンバータ
からのLchアナログデータに比べ、1/2Tsだけ位相がずれ
る。従って第１の平均回路から出力されるLchアナログ
データは、第１のDAコンバータから出力されるLchアナ
ログデータの２倍オーバサンプリングデータとなる。同
様に第４のDAコンバータから出力されるRchアナログデ
ータは第２のDAコンバータからのRchアナログデータに
比べ、1/2Tsだけ位相がずれているため、第２の平均回
路から出力されるRchアナログデータは、第２のDAコン
バータからのRchアナログデータの２倍オーバサンプリ
ングデータとなる。

（ヘ） 実施例 以下、本発明の一実施例につき図面を用いて説明する。

第１図は、本実施例の回路ブロック図である。図におい
て、（１）は信号処理用IC（三洋電機株式会社製LC788
0）で、Lch及びRchデジタルデータをアナログデータに
変換する２つのDAコンバータ（DAC1、DAC2）を内蔵す
る。Lch及びRchデジタルデータは８番ピンより信号処理
用IC（１）に印加され、６番ピン及び９番ピンから印加
されるLRCK信号及びBCLK信号（ビットクロック信号）に
応じてDA変換された後、Lch及びRchアナログデータとし
て１番ピン及び20番ピンより出力される。当該信号処理
用IC（１）に対して入出力される前記デジタルデータ、
LRCK信号、及びアナログデータのタイミングチャートを
第２図に示す。同図に示される如く、信号処理用Ic
（１）の１番ピン及び20番ピンからはTsで規定されるサ
ンプリング周期毎に変化するLch、Rchアナログデータが
出力される。又、これらLch、Rchアナログデータは、波
形整形回路（２）（３）により波形整形され、オペアン
プ（４）（５）により増幅された後、ローパスフィルタ
（６）（７）を介してL.R出力される。

以上説明した回路構成は、本件出願に係るオーバサンプ
リング技術を用いない既存のコンパクトディスクプレー
ヤ等で用いられた回路構成と同一である。本実施例の特
徴は、この回路構成に上記と同様の信号処理用IC
（１′）とトランジスタ及び抵抗よりなるインバータ
（８）を加えた簡単な構成にてオーバサンプリング装置
を実現したところにある。

信号処理用IC（１′）には、BCLK信号及びデジタルデー
タが上記信号処理用IC（１）と同様、９番ピン及び８番
ピンに入力されている。又、６番ピンには上記LRCK信号
がインバータ（８）により反転された▲▼信号
が印加されている。又、６番ピンに▲▼信号が
印加されることにより、１番ピン及び20番ピンからは夫
々Rch及びLchのアナログデータが出力される。

第３図は、信号処理用IC（１′）に対して入出力される
デジタルデータ、▲▼信号及びLch、Rchアナロ
グデータのタイミングチャートである。同図からわかる
様に、信号処理用IC（１′）から出力されるLchアナロ
グ信号は、上記信号処理用IC（１）から出力されるLch
アナログ信号に比べ1/2Tsだけ位相が進んでおり、又、
信号処理用IC（１′）から出力されるRchアナログ信号
は、上記信号処理用IC（１）から出力されるRchアナロ
グ信号に比べ1/2Tsだけ位相が遅れている。

第４図は信号処理用IC（１）（１′）から出力されるLc
h、Rchアナログデータの位相関係を示すタイミングチャ
ートである。尚、同タイミングチャートにおいて、Lc
h、Rchの後に付された（１）（１′）なる表示は、夫々
対応する信号処理用ICの符号を示す。同図に示すLch
（１）及びLch（１′）のアナログデータを相加平均す
ると、同図に示すLch（１）＋Lch（１′）なる信号が作
成される。又、同様にRch（１）及びRch（１′）のアナ
ログデータを相加平均すると、同図に示すRch（１）＋R
ch（１′）なる信号が作成される。これらの信号は、夫
々、信号処理用IC（１′）から出力されるアナログデー
タの２倍オーバサンプリングデータとなる。斯かるLch
（１）及びLch（１′）とRch（１）及びRch（１′）の
相加平均は、夫々オペアンプ（４）と（５）によりなさ
れる。以上、本実施例に依れば、既存の信号処理回路に
同様の信号処理用IC及びインバータを付加するのみで２
倍オーバサンプリング回路を構成することができる。
尚、当該実施例に依れば、Lch、Rchから出力されるアナ
ログ信号は、第４図に示す様に1/2Tsの位相差を有する
が、斯かる位相差は時間的に極めて短いため、聴覚的に
は問題のない位相ずれとなる。例えば、コンパクトディ
スクの様にサンプリング周波数fsが44.1KHzである場合
には、この位相ずれは、音速が340m/secであるとする
と、 1/（88.2×10³×２）×340×10³＝1.9mm であり、耳元では、1.9mmのずれとなる。

第５図は、本発明の他の実施例を示す図である。本実施
例のオーバサンプリング回路は、同一のDAコンバータよ
りなる４つのDAコンバータ（DAC1〜DAC4）（９）（10）
（11）（12）と、２つのアンドゲート回路（13）（14）
と、３つのインバータ（15）（16）（17）と、２つのオ
ペアンプ（18）（19）と、抵抗（20）（21）（22）（2
3）とよりなる。

DAコンバータは、16ビットのテジタルデータを入力する
毎に、このデータをアナログデータに変換する。デジタ
ルデータはDATA入力端子に印加され、ビットクロックが
DATA CLOCK入力端子に印加される毎に１ビットずつDA
コンバータ内に取込まれる。又、このDAコンバータから
はLE入力端子に印加されている信号がＨレベルからＬレ
ベルに反転する毎に前記変換されたアナログ信号が出力
される。又、この様にして出力されたアナログ信号は次
のアナログ信号が出力されるまでDAコンバータの出力信
号として保持される。

DAC1（９）及びDAC2（10）のLE入力端子には、LRCK信号
がインバータ（15）を介して印加されている。又、DAC3
（11）及びDAC4（12）のLE入力端子には、LRCK信号が２
つのインバータ（16）（17）を介して印加されている。
又、DAC1（９）のDATA CLOCK入力端子には、ビットク
ロック（BCLK信号）とLRCK信号のアンド出力が印加され
ており、DAC2（10）のDATA CLOCK入力端子にはBCLK信
号が印加されている。更に、DAC3（11）のDATA CLOCK
入力端子には、LRCK信号の反転信号（▲▼信
号）とBCLK信号のアンド信号が印加されており、DAC4
（12）のDATA CLOCK入力端子にはBCLK信号が印加され
ている。そしてDAC1〜４（９）（10）（11）（12）のDA
TA入力端子にはデジタルデータ信号が入力されている。
DAC1（９）とDAC4（12）の出力は共にオペアンプ（AMP
1）（18）に印加され、ここで相加平均される。又、DAC
2（10）とDAC3（11）の出力は共にオペアンプ（AMP2）
（19）に印加され、ここで相加平均される。以上の様に
構成される本実施例に依れば、AMP1（18）及びAMP2（1
9）の出力信号は、２倍オーバサンプリングされたLch及
びRchのアナログ出力信号となる。以下、これについて
第６図に示すタイミングチャートを用いて説明する。

各DAコンバータのDATA入力端子に印加される信号は、LR
CK信号がＨレベルにある期間にはLch信号となり、Ｌレ
ベルにある期間にはRch信号となる様に位相合わせされ
ている。DAC1（９）のDATA CLOCK入力端子には、LRCK
信号とBCLK信号のアンド出力が印加されるため、タイミ
ング的には第６図（ｃ）に示す様にLch信号期間におい
てのみBCLK信号が印加される。従って、DAC1（９）では
Lchのデジタル信号が順次DA変換され、従ってこれに対
応するアナログ信号が作成される。又、DAC1（９）のLE
入力端子には同図（ｂ）に示す▲▼信号が印加
されるため、前記アナログ信号はこの▲▼信号
の立下りに応答して出力され、従って、DAC1（９）から
は同図（ｄ）に示す信号が出力される。

DAC2（10）の各入力端子には、DATA入力端子に印加され
るBCLK信号を除き同一の信号が印加されている。従っ
て、DAC2（10）から出力されるアナログ信号の出力タイ
ミングは、上記DAC1（９）と同時である。ただし、この
DAC2（10）のDATA CLOCK入力端子に印加されるBCLK信
号は、前記DAC1（９）の場合とは異なり、常に印加され
続けるものであるから、DAC2（10）では、Lch及びRchの
デジタル信号が交互にアナログ信号にに変換される。然
し乍ら、DAC2（10）の出力タイミングを決定する▲
▼信号の立下りタイミングは、Rchのデジタル信号
がDAC2（10）に取込まれた直後であるから、DAC2（10）
にてRchのデジタル信号がアナログ変換された直後にDAC
2（10）からのアナログ出力が実行されることとなり、
従って、DAC2（10）からは同図（ｅ）に示す様なRchの
アナログ信号が出力されることになる。

DAC3（11）及びDAC4（12）に印加される信号の内、DATA
入力端子に印加される信号は上記DAC1（９）、DAC2（1
0）と同じであるが、LE入力端子及びDATA CLOCK入力端
子に印加される信号は上記と異る。LE入力端子には▲
▼信号の反転信号、即ちLRCK信号が印加されるた
め、DAC3（11）及びDAC4（12）から出力される信号の出
力タイミングは、上記DAC1（９）及びDAC2（10）に比べ
1/2Tsだけずれる。

さてここで、DAC3（11）のDATA CLOCK入力端子には、B
CLK信号と▲▼信号のアンド出力が印加される
がこのアンド出力はタイミング的にはDAC3（11）のDATA
入力端子にRchのデータ信号が印加される期間に相当
し、このため、DATA CLOCK入力端子にはRchデータの取
込みタイミングにのみBCLK信号が間欠的に印加されるこ
とになる。同図（ｈ）にこのBCLK信号の印加タイミング
を示す。従って、DAC3（11）にはRchのデジタルデータ
しか取込まれず、このためDAC3（11）では、Rchのデジ
タルデータのみしかアナログ信号に変換されない。従っ
て、DAC3（11）からは、LRCK信号の立下りに応答して同
図（ｉ）に示す如くRchのアナログ信号が出力される。

一方、DAC4（12）には、常時BCLK信号が印加されている
ため、DAC4（12）ではLch、Rchのデジタル信号の取込み
に応じてDA変換が行われる。然し乍ら、アナログ信号の
タイミングを決定するLRCK信号の立下りタイミングは、
Lchのデジタルデータに対するDA変換が行われた直後で
あるから、DAC4（12）からは同図（ｊ）に示す如く、Lc
hのアナログ信号が出力される。

以上の様にして、DAC1〜４（９）（10）（11）（12）か
らは、夫々、第６図（ｄ）（ｅ）（ｉ）（ｊ）に示され
る様なアナログ信号が出力される。これら各信号の内、
DAC1（９）とDAC4（12）からの出力信号は、AMP1（18）
によって相加平均されて同図（ｋ）に示される様なLch
の２倍オーバサンプリング信号としてAMP1（18）から出
力される。又、DAC2（10）とDAC3（11）からの出力信号
はAMP2（19）によって相加平均されて同図（ｌ）に示さ
れる様なRchの２倍オーバサンプリング信号としてAMP2
（19）から出力される。

以上の様にして、Lch及びRchの２倍オーバサンプリング
信号が作成されて出力される。これら各信号は先の実施
例と同様位相が1/2Tsだけずれているが前述した如く斯
かる位相のずれは聴覚的に識別され得ない程度のもので
あるから、後段回路にて位相合わせする等の必要はな
い。

（ト） 発明の効果 以上、本発明に依れば、比較的複雑な位相合わせ回路等
を付加することなく簡単なインバータの付加のみにより
データのオーバサンプリングをすることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は同実施例
における信号処理用IC（１）に対して入出力される信号
のタイミングチャート、第３図は同実施例における信号
処理用IC（１′）に対して入出力される信号のタイミン
グチャート、第４図は同実施例における出力信号のタイ
ミングチャート、第５図は他の実施例を示す回路ブロッ
ク図、第６図は同実施例における信号のタイミングチャ
ート、第７図は従来例を示す回路ブロック図、第８図は
同従来例における信号のタイミングチャートである。 （１）（１′）……信号処理用IC、（４）（５）（18）
（19）……オペアンプ（相加平均回路）、（８）（15）
（16）（17）……インバータ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】同一デジタルデータが２回ずつ繰返されて
   伝送される伝送信号から直線補間によりオーバサンプリ
   ング信号を作成するオーバサンプリング装置であって、
   前記デジタルデータが入力され、且つ前記デジタルデー
   タの内、一方のデータ期間において立上る信号が作動信
   号として入力される第１のDAコンバータと、前記作動信
   号を反転するインバータと、前記デジタルデータが入力
   され、且つ前記インバータの出力信号が作動信号として
   入力される第２のDAコンバータと、前記第１及び第２の
   DAコンバータの出力を相加平均する回路とよりなること
   を特徴とするオーバサンプリング装置。
2. 【請求項２】Lch、Rchデータが交互に伝送されるデジタ
   ルオーディオデータから直線補間によりオーバサンプリ
   ングデータを作成するオーバサンプリング装置であっ
   て、前記デジタルデータが入力され、且つ前記Lch、Rch
   を識別するLRCK信号に応答して前記Lch及びRchのアナロ
   グデータを出力する第１及び第２のDAコンバータと、前
   記LRCK信号を反転して▲▼信号を出力するイン
   バータと、前記デジタルデータが入力され、且つ前記▲
   ▼信号に応答して前記Lch及びRchのアナログデ
   ータを出力する第３及び第４のDAコンバータと、前記第
   １及び第３のDAコンバータの出力を相加平均する第１の
   平均回路と、前記第２及び第４のDAコンバータの出力を
   相加平均する第２の平均回路とを具えてなるオーバサン
   プリング装置。