JPH0227232U - - Google Patents
Info
- Publication number
- JPH0227232U JPH0227232U JP10270388U JP10270388U JPH0227232U JP H0227232 U JPH0227232 U JP H0227232U JP 10270388 U JP10270388 U JP 10270388U JP 10270388 U JP10270388 U JP 10270388U JP H0227232 U JPH0227232 U JP H0227232U
- Authority
- JP
- Japan
- Prior art keywords
- program
- occupancy rate
- operating state
- background
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Debugging And Monitoring (AREA)
Description
第1図はこの考案の構成を示すブロツク図、第
2図はこの考案の1実施例にかかる装置の構成を
示すブロツク図、第3図は第2図に示す装置の動
作を示すフローチヤート、第4図、第5図は第3
図のフローチヤートの説明に供する図、および第
6図は従来の装置の構成を示すブロツク図である
。 11…入力手段、12…表示手段、13…演算
処理手段。
2図はこの考案の1実施例にかかる装置の構成を
示すブロツク図、第3図は第2図に示す装置の動
作を示すフローチヤート、第4図、第5図は第3
図のフローチヤートの説明に供する図、および第
6図は従来の装置の構成を示すブロツク図である
。 11…入力手段、12…表示手段、13…演算
処理手段。
Claims (1)
- 【実用新案登録請求の範囲】 1個のマイクロプロセツサによつてバツクグラ
ウンドプログラムと、少なくとも1個の実行周期
が制御対象の動作状態により動作する割り込みプ
ログラムを実行する電子装置の制御プログラムを
開発支援するための装置であつて、 少なくとも、プログラム実行タイミング毎に分
割された各プログラムの単体ごとの実行時間、各
プログラムの実行タイミング、および各プログラ
ムのうちバツクグラウンドで処理されるプログラ
ムの許容最長周期、等のデータを入力する入力手
段と、 上記入力手段によつて入力された上記各データ
に基づいて、プログラムのCPU占有率が前記制
御対象の動作状態に左右されないバツクグラウン
ドプログラムを含む各プログラムのCPU占有率
を算出し、これに基づいてCPU占有率が前記動
作状態に左右されるプログラムの最大CPU占有
率を算出することにより、全プログラムが動作可
能な許容条件を決定する演算処理手段と、 上記演算処理手段による演算結果を表示する表
示手段、とを備えたことを特徴とする制御プログ
ラム開発支援装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10270388U JPH0227232U (ja) | 1988-08-04 | 1988-08-04 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10270388U JPH0227232U (ja) | 1988-08-04 | 1988-08-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0227232U true JPH0227232U (ja) | 1990-02-22 |
Family
ID=31332856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10270388U Pending JPH0227232U (ja) | 1988-08-04 | 1988-08-04 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0227232U (ja) |
-
1988
- 1988-08-04 JP JP10270388U patent/JPH0227232U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0227232U (ja) | ||
| JPH0341529U (ja) | ||
| JPH0363245U (ja) | ||
| JPH01244502A (ja) | Pcのプログラム表示方式 | |
| JPH0280807U (ja) | ||
| JPH0397705U (ja) | ||
| JPS61241843A (ja) | 情報処理装置 | |
| JPH0482734U (ja) | ||
| JPH03119206U (ja) | ||
| JPH0330148U (ja) | ||
| JPH01106903U (ja) | ||
| JPH01113884A (ja) | データ処理装置 | |
| JPH0383136A (ja) | 電子計算機 | |
| JPH01302462A (ja) | マルチプロセッサのモニタ方式 | |
| JPH0325940U (ja) | ||
| JPS57153361A (en) | Processor for logical input and output | |
| JPH0782370B2 (ja) | シ−ケンサのタイマ処理装置 | |
| JPH02145406U (ja) | ||
| JPH071478B2 (ja) | マイクロプログラムの制御装置 | |
| JPH01138141U (ja) | ||
| JPS55134423A (en) | Input/output control system | |
| JPS59135526A (ja) | デ−タ入力制御方式 | |
| JPS60131006U (ja) | 計算制御装置 | |
| JPS6418349U (ja) | ||
| JPS63179538U (ja) |