JPH02273786A - 表示制御装置 - Google Patents

表示制御装置

Info

Publication number
JPH02273786A
JPH02273786A JP1095340A JP9534089A JPH02273786A JP H02273786 A JPH02273786 A JP H02273786A JP 1095340 A JP1095340 A JP 1095340A JP 9534089 A JP9534089 A JP 9534089A JP H02273786 A JPH02273786 A JP H02273786A
Authority
JP
Japan
Prior art keywords
address
cursor
signal
vertical
screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1095340A
Other languages
English (en)
Other versions
JP2775062B2 (ja
Inventor
Masato Soshi
正人 曽雌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP1095340A priority Critical patent/JP2775062B2/ja
Publication of JPH02273786A publication Critical patent/JPH02273786A/ja
Application granted granted Critical
Publication of JP2775062B2 publication Critical patent/JP2775062B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Digital Computer Display Output (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野1 この発明は、少なくとも2つの画面に分割されて成るド
ツトマトリックス型表示装置にカーソル等を表示させる
表示制御装置に関する。
[発明の概要] この発明は、ドツトマトリックス型表示装置の各分割画
面を個別に走査する為の走査アドレスを各分割画面に夫
々対応して生成すると共に、走査アドレスがカーソル等
の表示エリアの大きさを特定する為のスタートアドレス
と一致してからエンドアドレスと一致するまでの範囲を
エリア表示する表示制御装置において1例えば上下の2
画面に分割した各分割画面にまたがる大きさのカーソル
等を表示する際、下画面に対する先頭走査アドレス生成
時にスタートアドレスと一致したとみなすことにより、
2つの画面にまたがる範囲をエリア表示することができ
るようにしたものである。
[従来の技術] 従来、ワードプロセッサやパーソナルコンピュータ等に
採用されているドツトマトリックス型液晶表示装置は、
その表示画面が益々大型化する傾向にある。この場合、
大型画面を上下2つの画面に分割して各分割画面を夫々
別個に表示駆動することにより、画面の大型化に伴う駆
動速度の低下を妨ぐようにしている。
例えば、表示画面全体が横640ドツト、縦400ドツ
ト構成の液晶表示装置において、上下2つの分割画面を
夫々’/2ooデユーティで表示駆動するようにしてい
る。
ところで、従来においては、表示画面上に任意の大きさ
のカーソルを表示する場合、第6図に示す如くその大き
さを特定する為に垂直方向および水平方向に夫々対応し
てスタートアドレス、エンドアドレスとを予め設定して
おき、各分割画面の走査アドレスがスタートアドレス、
エンドアドレスと一致する範囲内の各ドツトを点灯する
ことにより、任意の大きさのカーソルを表示するように
した技術が知られている。
[発明が解決しようとする課題] しかしながら、上述の如く大型画面を上下2つの画面に
分割して表示駆動するものにおいては。
上下2つの画面にまたがったような大きさのカーソルを
表示することができないという欠点があった。
この原因は上下2つの分割画面を夫々別個に表示駆動す
ることに起因し、カーソルの大きさを特定する為のスタ
ートアドレスとエンドアドレスとが2つの画面にまたが
っているからである。
この発明の課題は、スタートアドレスとエンドアドレス
とで特定されるカーソル等を表示する場合、スタートア
ドレスとエンドアドレスとがドツトマトリックス型表示
装置を分割した分割画面にまたがった位置にあっても、
カーソル等を分割画面にまたが垂て表示できるようにす
ることである。
[課題を解決するための手段] この発明の手段は次の通りである。
ドツトマトリックス型表示装置l(第1図の°機能ブロ
ック図を参照、以下同じ)は、少なくとも2つの画面(
例えば主画面、下画面)に分割されて成る液晶表示装置
やCR7表示装置等である。
アドレス生成手段2はドツトマトリックス型表示装置l
lの各分割画面を構成する各ドツトを所定周期毎に走査
する為の走査アドレスを各分割画面に対応して夫々生成
する。
アドレス記憶手段3は表示エリア(カーソルやウィンド
ウ等)の大きさを特定する為のスタートアドレスおよび
エンドアドレスを記憶する。
表示駆動手段4はアドレス記憶手段3で生成された走査
アドレスが前記スタートアドレスと一致したこ・とを示
すスタート一致信号が出力されてから前記エンドアドレ
スと一致したことを示すエンド一致信号が出力されるま
での範囲をエリア表示する。
検出手段5は一方の分割画面に対応する走査アドレスが
前記スタートアドレスと一致してから最終走査アドレス
生成時までに前記エンドアドレスと一致したか否かの検
出を行う。
駆動制御手段6は検出手段5で前記エンドアドレスと一
致しなかったことが検出された際に、他方の分割画面に
対応する先頭走査アドレスの生成時に、前記スタート一
致信号を出力させる。
[作 用コ この発明の手段の作用は次の通りである。
いま、横640ドツ)X縦400ドツト構成の液晶表示
装置を上下2つの画面に分割して表示駆動するものとし
、また、任意の大きさのカーソルを上下の画面にまたが
って表示出力するものとする。この場合、アドレス記憶
手段3にはカーソルの大きさを特定する為のスタートア
ドレス、エンドアドレスが記憶されている。ここで、ス
タートアドレス、エンドアドレスとして例えば垂直カー
ソルスタートアドレスr190J、垂直カーソルエンド
アドレス「250」がアドレス記憶手段3に記憶されて
いるものとする。
しかして、アドレス生成手段2はドツトマトリックス型
表示装置llの各分割画面を構成する各ドツトを所定周
期毎に走査する為の走査アドレスを各分割画面に対応し
て夫々生成する。これによって、上画面、下画面は夫々
垂直走査アドレスによって’/200デユーティで表示
駆動される。
この場合、表示駆動手段4はアドレス生成手段2によっ
て生成された走査アドレス(上画面用の垂直走査アドレ
スおよび子画面用の垂直走査アドレス)がアドレス記憶
手段3に記憶されているスタートアドレス(垂直カーソ
ルスタートアドレス「190」)と一致した際にはスタ
ート−負信号を出力し、また、アドレス記憶手段3に記
憶されているエンドアドレス(垂直カーソルエンドアド
レスr250J)と一致した際にはエンド−負信号を出
力する。ここで、表示駆動手段4はスタート−負信号を
出力してからエンド−負信号を出力するまでの範囲をエ
リア表示(カーソル表示)するが、この場合、上画面の
走査アドレスがr190」となり、スタートアドレスと
一致してから最終走査アドレス「200」の生成時まで
にエンドアドレスと一致しなかったことが検出手段5に
よって検出される。
すると、駆動制御手段6は下画面に対応する先頭走査ア
ドレスの生成時に、先頭走査アドレスがスタートアドレ
スと一致したものとみなしてスタート−負信号を出力さ
せる。
この結果、上画面においては垂直走査アドレスr19(
N〜r200Jに対応するドツトラインがカーソルオン
、下画面においては垂直走査アドレス「l〜50(20
1〜250)Jに対応するドツトラインがカーソルオン
となる。
したがって、スタートアドレスとエンドアドレスとで特
定されるカーソル等を表示する場合、スタートアドレス
とエンドアドレスとがドツトマトリックス型表示装置を
分割した分割画面にまたがった位置にあ7でも、カーソ
ル等を分割画面にまたがせて表示することができる。
[実施例] 以下、第2図〜第5図を参照して一実施例を説明する。
第2図は表示制御装置の全体構成を示したブロック回路
図である。
液晶表示装gillは全体が横640ドツトX縦400
ドツト構成で、上下2つの画面に分割されて表示駆動さ
れる。この場合、液晶表示ドライバ12は1表示制御回
路13からの側御信号およびカーソル制御回路14から
の表示データにしたがって液晶表示装Mllを上下2つ
の画面に分割して表示駆動する為の表示駆動信号を上画
面、下画面に対して夫々供給する。
表示制御回路13は水平走査用のクロック信号を生成出
力して水平カウンタ15に与えると共に水平カウンタ1
5の内容を強制的リリセットする為のリセット信号を与
える。水平カウンタ15は表示制御回路13からの水平
走査用のクロック信号にしたがってその値がrlJずつ
更新されるもので、その値は水平走査アドレスとして表
示制御回路13に取り込まれる。この場合、表示制御回
路13は水平走査アドレス値が最大桁数に達した際に、
水平カウンタ15にリセット信号を出力すると共に垂直
カウンタ16にインクリメント信号(垂直走査用のクロ
ック信号)を与える。垂直カウンタ16は表示制御回路
13からのインクリメント信号にしたがってその値がr
lJずつ更新されるもので、その値は上画面および子画
面用の垂直走査アドレスとして表示制御回路13に取り
込まれる。この場合、表示制御回路13は垂直走査アド
レス値が最大行数(デユーティ数)「200」に達した
際に、垂直カウンタ16にリセット信号を与え、その内
容を強制的にリセットさせる。また、垂直カウンタ16
の値はフルアダー17にも与えられる。フルアダー17
はデユーティレジスタ18に設定されている表示デユー
ティ数r200Jと垂直カウンタ16の値とを加、算し
てその加算結果を子画面用垂直走査アドレス値として出
力する。なお1表示制御回路13は水平カウンタ15.
垂直カウンタ16の値にしたがって上画面および下画面
用の制御信号を出力して液晶表示ドライバ12に与える
メモリ制御回路19はビデオRAM (VRAM)20
の内容を所定バイト単位毎に読み出して液晶表示ドライ
バ12に与えるもので、上画面および下画面用の表示デ
ータをパラレルに読み出して液晶表示ドライバ12に夫
々与える。
水平カーソルスタートレジスタ21、水平カーソルエン
ドレジスタ22、垂直カーソルスタートレジスタ23、
垂直カーソルエンドレジスタ24は予め設定された任意
の大きさのカーソルを特定してその表示位置を記憶する
もので、水平カーソルスタートレジスタ21.水平カー
ソルエンドレジスタ22は水平方向のスタートアドレス
、エンドアドレス(キャラクタ単位)を記憶し、垂直カ
ーソルスタートレジスタ23.垂直カーソルエンドレジ
スタ24は垂直方向のスタートアドレス、エンドアドレ
ス(ドツト単位)を記憶するレジスタである。そして、
水平カーソルスタートレジスタ21、水平カーソルエン
ドレジスタ22の内容は対応するコンパレータ25.2
6に入力され、また垂直カーソルスタートレジスタ23
の内容はコンパレータ27および29、更に垂直カーソ
ルエンドレジスタ24の内容はコンパレータ28および
30に入力される。
コンパレータ25は水平カーソルスタートレジスタ21
と水平カウンタ15との値を比較し、またコンパレータ
26は水平カーソルエンドレジスタ22と水平カウンタ
15との値を比較して両者の一致を検出した際に、水平
カーソルスタート−負信号a、水平カーソルエンド一致
信号すを出力する。コンパレータ27は垂直カーソルス
タートレジスタ23と垂直カウンタ16との値を比較し
、またコンパレータ28は垂直カーソルエンドレジスタ
24と垂直カウンタ16との値を比較して両者の一致を
検出した際に、垂直カーソル上画面スタート−負信号C
1垂直カーソル上画面エンド−負信号dを出力する。更
に、コンパレータ29は垂直カーソルスタートレジスタ
23の値とフルアダー17の出力結果との比較を行い、
また、コンパレータ30は垂直カーソルエンドレジスタ
24の値とフルアダー17の出力結果との比較を行い1
両者の一致を検出した際に、垂直カーソル下画面スター
ト一致信号e、垂直カーソル子画面エンド一致信号fを
出力する。そして、各コンパレータ25〜30から出力
される一致信号a−fは夫々カーソル制御回路14に与
えられる。
カーソル制御回路14は各コンパレータ25〜30から
出力される一致信号a−fや表示制御回路13から出力
される各種のコントロール信号に基づいて上画面カーソ
ルオン信号や子画面カーソルオン信号を出力し、液晶表
示ドライバ12に与える。
第3図はカーソル制御回路14の詳細な回路構成図であ
る。
水平カーソルスタート−負信号aは遅延型フリップフロ
ップCD−FF)14−1のD入力端子に与えられ、そ
のQ出力はD−FF14−2のクロック端子に入力され
てD−FF14−2のQ出力端子からハイレベル(Vo
oレベル)の信号(水平カーソルオン信号)を出力させ
る。また。
水平カーソルエンド−負信号すはD−FF14−3のD
入力端子に与えられ、そのQ出力はD−FF14−2の
リセット端子に入力される。なお、D−FF14−1.
14−3のクロック端子には表示111m1回路13か
ら水平ラッチパルスが入力されている。なお、水平ラッ
チパルスは水平カウンタ15の値を更新する水平走査ク
ロック信号に同期する信号である。
また、垂直カーソル上画面スタート−負信号CはD−F
F14−4のD入力端子に与えられ、そのQ出力はD−
FF14−5のクロック端子に入力されてD−FF14
−5のQ出力端子からハイレベルの信号(上側面垂直カ
ーソルオン信号)を出力させる。垂直カーソル上画面エ
ンド−負信号dはD−FF14−6のD入力端子に与え
られ。
そのQ出力はオアゲート14−7を介してD−FF14
−5のリセット端子に入力される。なお、D−FF14
−4.14−6のクロック端子には表示制御回路13か
ら垂直ラッチパルスが入力されている。なお、垂直ラッ
チパルスは垂直カウンタ16の値を更新する為の垂直走
査用クロックに同期する信号である。また、D−FFl
 4−5のリセット端子には1表示制御回路13から一
画面終了信号がオアゲー)14−7を介して入力されて
いる。なお、一画面終了信号は垂直カウンタ16の内容
をリセットする際、つまり上側面に対する垂直走査が終
了したときに出力されるパルス信号である。
また、垂直カーソル下画面スタート一致信号eはオアゲ
ート14−8を介してD−FF14−9のD入力端子に
与えられ、そのQ出力はD−FF14−10のクロック
端子に入力されてD−FF14−10のQ出力端子から
ハイレベルの信号(上側面垂直カーソルオン信号)を出
力させる。
また、垂直カーソル子画面エンド一致信号fはD−FF
14−11のD入力端子に与えられ、そのQ出力はD−
FF14−10のリセット端子に入力される。なお、D
−FF14−9.14−11のクロック端子には表示制
御回路13かも垂直ラッチパルスが入力されている。
一方、D−FF14−5から出力される上側面垂直カー
ソルオン信号は、D−FF14−12のD入力端子に与
えられ、そのQ出力はオアゲート14−8を介してD−
FF14−9のD入力端子に入力される。なお、D−F
F14−12はそのクロック端子に表示制御回路13か
らの上側面データラッチパルスが入力され、また、その
リセット端子に上側面データリセットパルスが入力され
ている。
また、D−FF14−2から出力される水平カーソルオ
ン信号およびD−FF14−5から出力される上側面垂
直カーソルオン信号は夫々アンドゲート14−13に与
えられ、上側面垂直カーソルオン信号が出力されている
間、アンドゲート14−13からは水平カーソルオン信
号が上内部カーソルオン信号として出力される。また、
1)−FF14−2から出力される水平カーソルオン信
号およびD−FF14−10から出力される上側面垂直
カーソルオン信号は夫々アントゲ−)14−14に与え
られ、上側面垂直カーソルオン信号が出力されている間
、アントゲ−)14−14からは水平カーソルオン信号
が上側面カーソルオン信号として出力される。
次に、本実施例の動作を第4図に示すタイムチャートを
参照して説明する。
いま、予め任意に設定された大きさのカーソルを第5図
に示す如く、液晶表示装置11の上下画面にまたがって
表示させる場合について説明する。
なお、上述の如く液晶表示装置11は全体が横640ド
ツトXJ1400ドツト構成で、上側面。
上側面を縦200ドツトで分割し夫々’/200デユー
ティで周側に駆動されるものとし、垂直カーソルスター
トレジスタ23にはr190J、垂直カーソルエンドレ
ジスタ24にはr250Jが記憶されているものとする
。したがって、この場合、垂直カーソルスタートアドレ
スr190Jは主画面、垂直カーソルエンドアドレスr
250Jは上側面に属する。つまり、垂直カーソル・ス
タート・エンドアドレスが上側面、上側面にまたがって
いる。
先ず、水平カウンタ15の値(水平走査アドレス)が水
平カーソルスタートレジスタ21に記憶されている水平
カーソルスタートアドレスと一致すると、コンパレータ
25から水平カーソルスタート−負信号aが出力され、
第4図(1)に示す水平ラッチパルスに同期して水平カ
ーソルスタート−負信号aがD−FF14−1にラッチ
される。
そして、水平カウンタ15の値が水平カーソルエンドレ
ジスタ22に記憶されている水平カーソルエンドアドレ
スと一致すると、コンパレータ26から水平カーソルエ
ンド−負信号すが出力され、水平ラッチパルスにより水
平カーソルエンド−負信号すがD−FF14−3にラッ
チされる。
この結果、D−FF14−1のQ出力(水平スタート一
致ラッチ出力)は第4図(2)、またD−FF14−3
のQ出力(水平エンド一致ラッチ出力)は第4図(3)
に示す如くとなり、D−FF14−2から出力される水
平カーソルオン信号は水平スタート一致ラッチ出力が立
ち上がってから水平エンド一致ラッチ出力が立ち上がる
までの間、ハイレベルとなる(第4図(4)参照)。
また、垂直カウンタ16の値が垂直カーソルスタートレ
ジスタ23に記憶されている垂直カーソルスタートアド
レスと一致すると、コンパレータ27から垂直カーソル
上画面スタート−負信号Cが出力され、第4図(5)に
示す垂直ラッチパルスに同期して垂直カーソル上画面ス
タート一致信%cがD−FF14−4にラッチされる。
この結果、D−FF14−4のQ出力(上画面垂直スタ
ート一致ラッチ出力)は第4図(6)に示す如くとなり
、これによってD−FF14−5のQ出力がハイレベル
となる。
そして、上画面においては、垂直カウンタ16の値が最
終走査アドレスに達してもコンパレータ28からは垂直
カーソル上画面エンド−負信号dの出力は得られず、し
たがって、D−FF14−6のQ出力(主画面垂直エン
ド一致ラッチ出力)は第4図(7)に示す如くとなる。
この場合。
表示制御回路13から一画面終了信号(第4図(11)
参照)が出力されるので、D−FF14−5がリセット
され、そのQ出力はローレベルとなる。
この結果、D−FF14−5から出力される上画面垂直
カーソルオン信号は、上画面垂直スタート一致ラッチ出
力が立ち上がってから一画面終了信号が出力されるまで
の間、ハイレベルとなる(第4図(8)参照)。
したがって、アントゲ−)14−13からは上画面垂直
カーソルオン信号がハイレベルの間、水平カーソルオン
信号が上画面カーソルオン信号として出力されることに
なる(第4図(16)参照)。
一方、一画面終了信号に先立って上画面データラッチパ
ルス(第4図(9)参照)が出力されるので、一画面終
了信号によってD−FF14−5がリセットされる前に
、D−FF14−5のQ出力(上画面垂直カーソルオン
信号)は上画面データラッチパルスに同期してD−FF
14−12にラッチされる。そして、このD−FF14
−12のQ出力はオアゲート14−8を介してD−FF
14−9のD入力端子に与えられ、垂直ラッチパルスに
同期してD−FF14−9にラッチされる。この結果、
D−FF14−9のQ出力(下画面垂直スタート一致ラ
ッチ出力は、第4図(12)に示す如くとなり、D−F
F14−10から出力される子画面垂直カーソルオン信
号はハイレベルとなる(第4図(14)参照)、即ち。
上画面の垂直走査アドレスがその最終アドレスに達して
もコンパレータ28から垂直カーソル上画面エンド−負
信号dの出力が得られない場合には、上画面垂直オン信
号がD−FF14−12にラッチされ、このラッチ出力
がオアゲート14−8に入力されるので、子画面の先頭
垂直走査アドレスの生成時において、コンパレータ29
から垂直カーソル下画面スタート一致信号eが実際に得
られないにも拘らず、D−FF14−10から出力され
る子画面カーソルオン信号がハイレベルとなる。
しかして、フルアダー17によって垂直カウンタ16の
値とデユーティレジスタ18の値とを加算した加算結果
、つまり子画面用の垂直走査アドレスが垂直カーソルエ
ンドレジスタ24の値と−致すると、コンパレータ30
から垂直カーソル子画面エンド一致信号fが出力され、
垂直ラッチパルスにより垂直カーソル子画面エンド一致
信号fがD−FF14−11にラッチされる(第4図(
13)参照)、この結果、D−FF14−10がリセッ
トされ、そのQ出力がローレベルとなるので、D−FF
14−1oから出力される上訴面垂直カーソルオン信号
は第4図(14)に示す如く、下脚面垂直スタート一致
ラッチ出力(第4図(12)参照)が立ち上がってから
子画面垂直エンド一致ラッチ出力(第4図(13)参照
)が立ち上がるまでの間、ハイレベルとなる。
したがって、アントゲ−)14−14からは上訴面垂直
カーソルオン信号がハイレベルの間、水平カーソルオン
信号が子画面カーソルオン信号として出力されることに
なる(第4図(17)参N)。
このように、全体が横640ドツト×縦400ドツト構
成の液晶表示装fillにおいて、上画面、下画面を縦
200ドツトで分割し夫々’/2゜。
デユーティで駆動する場合、垂直カーソルスタートレジ
スタ23の値がr190」、垂直カーソルエンドレジス
タ24の値がr250Jであれば。
垂直カウンタ16の値がr190J〜「200」の時、
上側面の垂直方向でカーソルオンとなり。
垂直カウンタ16の値が「1」〜r50J、つまり、フ
ルアダー17の加算結果がr201J〜r250Jの時
、上訴面の垂直方向でカーソルオンとなる。したがって
、上画面、下画面にまたがるカーソル表示が可能となる
なお、上記実施例では液晶表示装Mllを上下2つの画
面に分割した場合を示したが、左右2つの画面に分割し
た場合であってもよい、この場合においては、上側面の
水平カーソルオン信号をラッチすればよい。
また、上記実施例は予め設定された任意の大きざのカー
ソルを表示するようにしたが、カーソルの大きさを固定
したものであってもよい、しかも、カーソル表示に限ら
ず、ウィンドウ表示等のエリア表示にも適用可能である
[発明の効果] この発明は、スタートアドレスとエンドアドレスとで特
定されるカーソル等を表示する場合、スタートアドレス
とエンドアドレスとがドツトマトリックス型表示装置を
分割した分割画面にまたがった位置にあっても、カーソ
ル等を分割画面にまたがせて表示することができる。つ
まり、大型画面を複数に分割した各分割画面が夫々個別
に表示駆動されるドツトマトリックス型表示装置に。
任意の大ささのカーソル等をどの位置にも良好に表示す
ることが可能となる。
さのカーソルを設定する場合の説明図である。
11・・・・・・液晶表示装置、12・・・・・・液晶
表示ドライバ、13・・・・・・表示制御回路、14・
・・・・・カーソル制御回路、15・・・・・・水平カ
ウンタ、16・・・・・・垂直カウンタ、21・・・・
・・水平カーソルスタートレジスタ、22・・・・・・
水平カーソルエンドレジスタ。
23・・・・・・垂直カーソルスタートレジスタ、24
・・・・・・垂直カーソルエンドレジスタ、25.26
.27.28.29.30・・・・・・コンパレータ。
【図面の簡単な説明】
第1図はこの発明の機能ブロック図、第2図〜第5図は
実施例を示し、第2図は表示制御装置の全体構成を示し
たブロック回路図、第3図は第2図で示したカーソル制
御回路14の詳細な回路構成図、第4図は動作を説明す
る為のタイムチャート、第5図は上下画面にまたがるカ
ーソルの表示例を示した図1w46図は従来において任
意の太き特許出願人  カシオ計算機株式会社 (1)7kIPフ・ン手ノI#ルス 辷−−面ブータ a■りでットパルス 第 図 第 図

Claims (1)

  1. 【特許請求の範囲】  少なくとも2つの画面に分割されて成るドットマトリ
    ックス型表示装置と、 この表示装置の各分割画面を構成する各ドットを所定周
    期毎に走査する為の走査アドレスを各分割画面に対応し
    て夫々生成するアドレス生成手段と、 表示エリアの大きさを特定する為のスタートアドレスお
    よびエンドアドレスを記憶するアドレス記憶手段と、 このアドレス生成手段で生成された走査アドレスが前記
    スタートアドレスと一致したことを示すスタート一致信
    号が出力されてから前記エンドアドレスと一致したこと
    を示すエンド一致信号が出力されるまでの範囲をエリア
    表示する表示駆動手段と、 を具備して成る表示制御装置において、 一方の分割画面に対応する走査アドレスが前記スタート
    アドレスと一致してから最終走査アドレス生成時までに
    前記エンドアドレスと一致したか否かを検出する検出手
    段と、 この検出手段で前記エンドアドレスと一致しなかったこ
    とが検出された際に、他方の分割画面に対応する先頭走
    査アドレスの生成時に、前記スタート一致信号を出力さ
    せる駆動制御手段と、を具備したことを特徴とする表示
    制御装置。
JP1095340A 1989-04-17 1989-04-17 表示制御装置 Expired - Fee Related JP2775062B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1095340A JP2775062B2 (ja) 1989-04-17 1989-04-17 表示制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1095340A JP2775062B2 (ja) 1989-04-17 1989-04-17 表示制御装置

Publications (2)

Publication Number Publication Date
JPH02273786A true JPH02273786A (ja) 1990-11-08
JP2775062B2 JP2775062B2 (ja) 1998-07-09

Family

ID=14134969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1095340A Expired - Fee Related JP2775062B2 (ja) 1989-04-17 1989-04-17 表示制御装置

Country Status (1)

Country Link
JP (1) JP2775062B2 (ja)

Also Published As

Publication number Publication date
JP2775062B2 (ja) 1998-07-09

Similar Documents

Publication Publication Date Title
KR100320483B1 (ko) 디스플레이회로
JPS5859490A (ja) 表示制御装置
KR20040009815A (ko) 액정 표시 장치 및 그 구동 방법
JP2797435B2 (ja) 表示コントローラ
US5905483A (en) Display control apparatus
JP2634866B2 (ja) 液晶表示装置
JPH02273786A (ja) 表示制御装置
JP2765141B2 (ja) 外部同期制御装置
JP3227200B2 (ja) 表示制御装置及び方法
JP3074378B2 (ja) 表示制御方法及び装置
JP2911301B2 (ja) 画面表示装置
JP2786054B2 (ja) 液晶表示装置の表示方法
JPS6292071A (ja) 拡大表示の制御方式
JP3264520B2 (ja) 表示制御装置
JP2943067B1 (ja) 表示制御方法及び装置
JP3124166B2 (ja) Vramの表示アドレス演算回路
JP3020513B2 (ja) 液晶表示装置および画像表示方式
JPH01277890A (ja) 表示制御方式
JPH0950268A (ja) 表示システム
JP2642350B2 (ja) 表示制御装置
KR20000014526A (ko) 저해상도 화상 데이터를 확대 표시하는 고해상도 액정 표시 장치 및 그 방법
JP2565581B2 (ja) Crt表示用回路
JPH05341725A (ja) 表示制御装置
JPH06149206A (ja) 画面分割表示制御装置
JPS62150290A (ja) 文字表示装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees