JPH02273943A - ヘテロ構造電界効果トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、ヘテロ接合構、造を有する電界効果トラン
ジスタ（以下、ヘテロ構造電界効果トランジスタと略称
する。）の製造方法に関するもので、特に当該トランジ
スタの閾値電圧を容易に制御出来る製造方法に関するも
のである。

（従来の技術） 超高速論理ＩＣやマイクロ波用ＩＣ等の実現を可能ｆこ
する半導体素子の一つとして、ＨＥＭＴ（Ｈｉ９ｈＥｌ
ｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏ
ｒ）が注目されている。この）ＩＥＭＴは、基本的１こ
は、ＧａＡｓ基板と、このＧａＡｓ基板上に設けられ高
純度ＧａＡｓバッファ層及びドナー不純物がドーピング
されたＡｌＧａＡｓ層（キャリア供給層）と、このキャ
リア供給層上に設けられたゲート電極、ンース電極及び
トレイン電極とを具えでいる。この構造（こよれば、電
気親和力の違いによりＧａＡｓ層とｆｉＧａＡｓ層との
界面に誘起され二次元量子化された電子が、ＡｌＧａＡ
ｓ層上に形成されたゲート電極（こよって変調され、こ
れ１こよってＦＥＴ　　（電界効果トランジスタ）とし
て動作する。

ところで、ＨＥＭＴのより有効な利用を図るためには、
ＨＥＭＴ集積回路を作製する必要がある。しかし、ＨＥ
ＭＴ集積回路を形成するためには、集積回路中の個々の
ＨＥＭＴの閾値電圧をある一定の範囲内に収める必要が
ある。ざらにデプレション型及びエンハンスメント型の
ＨＥＭＴを同一基板に作り込む場合には、各ＨＥＭＴの
閾値電圧は所定の値に合わせる必要がある。そこで、Ｈ
ＥＭＴを製造するに当たっては、閾値電圧の制御を容易
に行なえることが非常に重要になる。

ここで、ＨＥＭＴの閾値電圧Ｖｔは、第２図に示される
エネルギーバンド図からも明らかなように、下記０式で
与えられ、ｊｌｌＧａＡｓ層中の不純物密度（不純物濃
度と処することもある）この場合はドナー密度と、ｊｌ
ｌｌＧａＡｓ層の厚さとに関係付けられる。

Ｖｙ・−（ＱＮｄｄ２／２ε。ε１）−ΔＥｃ◆　小。

−Δ　・−■但し、０式中、ｑは電荷鳳、Ｎ、はＡｔＧ
ａＡｓ層中のドナー密度、ｄはＡｔＧａＡｓ層の厚さ、
ΔＥｃｌ（ｔＡｔＧａＡｓ層とＧａＡｓ層とのコンダク
ションバンドのエネルギーの不連続値、φ、は表面ポテ
ンシャル、ε。

は真空中の誘電率、ε１は比誘電率、ΔはＧａＡｓ層中
でのコンダクションバンドとフェルミレベルとのエネル
ギー差である。

従って、ＨＥＭＴの製造に当たり閾値電圧の制御は、従
来は、以下に説明するような方法でなされていた。

一つの方法としては、キャリア供給層の膜厚を結晶成長
時に精度良く形成するようにしこの膜厚で閾値電圧を所
望の値に制御しようとするものであった。しかし、これ
では同一の基板上に閾値電圧の異なる素子が形成出来な
い。

そこでこれを解決するための一つの方法として、キャリ
ア供給層の一部領域即ち閾値電圧が異なるＨＥＭＴを形
成したい領域に、ドナー不純物を新たに注入し、次いで
この試料にアニール処理を施しＡｔＧａＡｓ層中のドナ
ー不純物濃度を一部変え、これにより閾値電圧を変える
方法があった。

ざらに、他の方法としては、例えば文献（電子通信学会
技術研究報告５ＳＤ８２−６８　ｐｐ、８１〜８８）に
開示されている方法があった。第３図（Ａ）〜（Ｄ）は
、この方法の説明に供する工程図であり、１個のＨＥＭ
Ｔの断面図を以って示した工程図である。

この文献に開示されている方法によれば、先ずＣｒドー
プの半絶縁性ＧａＡｓ基板１１上に、分子線エピタキシ
ャル成長法（ＭＢＥ法）により、高純度ＧａＡｓバッフ
ァ層１３と、ドナー不純物がドーピングされたＡ９Ｇ　
ｒＩＡ　ｓ層（キャリア供給層）１５とがこの順に形成
される。さらにこのキャリア供給層１５上にヘテロ接合
Ｉｌｌ　壁！消滅させるためのｇｒａｄｅｄ　ｎ−Ａ１
．Ｇａ、−ｘＡｓ層１７が形成され、ざらにこの層１７
上にオーミックコンタクト層としての１−ＧａＡｓ層１
９が形成される（篤３図（Ａ））。

次に、イオンヒームエッチングにより素子分離のための
メサエッチングがなされ（第３図（Ｂ））　、その後、
このメサ状体の所定領域に公知の方法によりソース電極
２１及びトレイン電極２３がそれぞれ形成される０次に
、レジスト（図示せず）をマスクとしドライエツチング
法によりオーミックコンタクト層（ｎ−ＧａＡｓ層）１
９に所定の深さのリセス２５が形成される（第３図（Ｃ
））。

次に、リセス２５内及びリセス２５形成時のドライエツ
チングマスクとしたレジスト上にゲート電極形成材が被
着され、その後リフトオフ法によりゲート電極２７が形
成される（第３図（Ｄ））。

第３図を用いて説明した方法においては、オーミックコ
ンタク層１９に設けたリセス２７の深さにより、ゲート
電極及び２次元電子（図示せず）間距離が変えられ即ち
、キャリア供給層であるＡｌＧａＡｓ層１５の膜厚が実
質的に変えられることになり、これによって当該ＨＥＭ
Ｔの閾値電圧が制御される。

（発明が解決しようとする課題） しかしながら、上述した従来の製造方法のうちの、キャ
リア供給層中のドナー不純物濃度を変えることによって
閾値電圧を変える方法では、ＡＱ、ＧａＡｓ層中のドナ
ー不純物の活性化率が低いため充分な活性化を行なうに
は高い温度が必要になる。これがため、ドナー不純物の
拡散や、ＧａＡｓ層とＡＬＧａＡｓ層との界面の無秩序
化が生じることから、２次光電子の特性が劣化するとい
う問題点があった。

また、リセスエッチングによって閾値電圧を変える方法
は、工・ンチング工程が複雑であり、しかも閾値電圧を
所定の値に合わせ込むことが容易でないという問題点が
あった。

また、上述のいずれの方法においでも、ドナー不純物を
ドープしたＡ１ＧａＡｓキャリア供給層中には深い準位
（いわゆるＤＸセンター）が形成されてしまうため、低
温動作（例えば液体窒素温度程度に素子を冷却しで動作
させる場合）において２次元電子密度の減少とそれ（こ
伴う閾値電圧の変動とが起こるという問題点があった。

この発明はこのような点に鑑みなされたものであり、従
ってこの発明の目的は、上述の問題点を解決し、閾値電
圧の制御が容易に行なえるヘテロ構造電界効果トランジ
スタの製造方法を提供することにある。

（課題を解決するための手段） この目的の達成を図るため、この発明のへテロ構造電界
効果トランジスタの製造方法によれば、ＧａＡｓ基板上
にアンドープＧａＡｓ層を形成する工程と、 このアンドープＧａＡｓ層上側に、アンドープＡＬＩＧ
ａＡｓ層、ＩｎＧａＡｓｖＡｓ層及びアンドープＡｌＧ
ａＡｓ層をこの順に有する積層部を少なくとも１単位含
むキャリア供給層を形成する工程と、 このキャリア供給層の所定領域に、当該トランジスタの
閾値電圧を所望の値にする所定量の不純物を導入する工
程と、 前述の不純物の導入倹にアニール処理する工程とを含む
ことを特徴とする（ただし、■は、０≦Ｖ≦１の範囲内
の値である。）。

（作用） この発明のへテロ構造電界効果トランジスタの製造方法
によれば、キャリア供給層の不純物が導入された領域に
作製されるトランジスタの閾値電圧は、この領域に導入
された不純物量に応じた値になる。然も、キャリア供給
層はＩｎＧａＡｓ及びＡｌＧａＡｓ層を含む構成となっ
ているので、以下に説明するような特有の作用が得られ
る。

半導体層中に導入された不純物の活性化率は、被不純物
導入半導体層の材貢により異なることが知られている０
例えば不純物ヲｓｉとし、被不純物導入半導体層ＩｎＧ
ａＡｓ、　ＧａＡｓ及びＡｌＧａＡｓとしたときのＳｉ
ドナー不純物の活性化率は、一般に、下式■の関係があ
る（但し、ＶＯＷであり、ｘ＜ｙである。）。

ｒｎｖＧａ＋−ｖＡｓ＞　ＩｎＧａＡｓ和＞Ａ’ｌ＊Ｇ
ａ＋−ｘＡｓ＞Ａ’１ｖＧａ＋−ｖＡｓ　　””■従っ
て、この発明のキャリア供給層においては、不純物導入
後のアニール条件を制御すること（こより、活性化され
たＳｔドナー不純物がＩｎＧａＡｓ層中にのみ含まれる
ようにすることが出来る。これがため、不純物の導入型
により閾値電圧の制御が出来るばかりでなく、ＪＩＧａ
ＡｓＩｎａＡｓセンターが形成されないことになり、Ｄ
Ｘセンターに起因する問題点も生じない。

（実施例） 以下、図面を参照してこの発明のへテロ構造電界効果ト
ランジスタの製造方法の実施例の説明を行う。なおこの
実施例は、ヘテロ構造電界効果トランジスタをキャリア
が電子であるＨＥＭＴとした例で説明する。また、以下
の説明に用いる各図はこの発明を理解できる程度に概略
的に示しであるにすぎない、従って、図中の各構成成分
の寸法、形状、配Ｍｒｌｌｌ係、ざらに各構成成分の寸
法比等も概略的であり、この発明が図示例のみに限定さ
れるものでないことは理解されたい。

第１図（Ａ）〜（Ｇ）は実施例の説明に供する製造工程
図であり、製造工程中の主な工程における試料の様子を
１　）ＩＥＭ丁部弁部分目しその断面図を以って示した
図である。

先ず、半絶縁性ＧａＡｓ基板３１上にＭ旺法によりアン
ドープＧａＡｓバッファ層３３を所定の膜厚に形成する
（第１図（Ａ）　）　。

次に、ＭＢＥ法により、このアンドープＧａＡｓバッフ
ァ層３３上側に、この実施例ではアンドープＧａＡｓバ
ッファ層３３上に直接に、アンドープＡｌＧａＡｓ層３
５、アンドープＩｎＶＧａ１−ｖＡｓ層３７及びアンド
ープＡｌＧａＡｓ層３５ヲこの順に有する積層部３９ヲ
少なくとも１単位含むキャリア供給層４１を形成する（
第１図（Ｂ））、なお、キャリア供給層４１内に積層部
３９を何単位含ませるかについでは、ＨＥＭＴの設計に
応じ決定する。ここで、１単位の定義は、Ｉｌｌ接する
積層部間のＡｌＧａＡｓ層３５が両積層部３９の共通の
層となっていても１単位と考える。即ち、／１ｌＬＧａ
Ａｓ層３５と、Ｉｎｖ　Ｇａｐ−ｖＡｓＡｓ層上７、例
えば３５．３７，３５，３７゜３５と積層されている場
合であれば積層部３９は２単位含まれていると考える。

なお、ＩｎＶＧａ１−ｖＡｓＡｓ層上７厚は、これを挟
むＡ２ＧａＡｓ層３５との間の格子定数の不整合に起因
する転移が成長層に導入されない臨界値以内の値とすれ
ば良い０例えばｖ＝０．５としたＩｎｏ、　５Ｇａｏ、
　ａＡｓ層３７の場合であればその膜厚は５０λ程度と
すれば良い、また、ＡｌＧａＡｓ層３７の膜厚は、ＨＥ
ＭＴの設計に応じた適正な値にする。

次に、キャリア供給層４１上１ここれのＨＥＭＴ形成領
域は露出する窓を有する例えばレジストで構成したマス
ク４３ヲ形成し、次いで、このマスク４３から露出して
いる領域に、当該ＨＥＭＴの閾値電圧を所望の値にする
ドナー不純物４５例えばＳｉｕ、所定量イオン注入法に
より導入する（第１図（Ｃ））。

次に、マスク４３を公知の方法で除去した後、この実施
例では、キャリア供給層４１上全面にスパッタ法により
ゲート電極形成材料としての例えばＷ−Ａｔ膜（タング
ステン−アルミニウム膜、図示せず）を形成する。その
後、公知のフォトリソグラフィ法及びリアクティブイオ
ンエツチング法により、この訃Ａｔｅをバターニングし
てゲート電極４７を形成する（第１図（Ｄ））。

次に、この実施例では、旺ＭＴの特性向上を図るために
ソース抵抗の低減を目的として、ＨＥＭＴ形成領域のゲ
ート電極両側部分与々にゲート電極４７をマスクとしセ
ルファライン的にＳｉイオンを高濃度に注入する。この
技術は公知であり、この出願人に係る文献（ジャパニー
ズ　ジャーナル　オブアプライド　フィジックス（Ｊａ
ｐａｎｅｓｅ　Ｊｏｕｒｎａｌ　０ＦＡｐｐｌｉｅｄ　
Ｐｈｙｓｉｃｓ）　２５　（９）　（１９８６，９）ｐ
ｐ、７３１〜７３３））に開示されている。

次に、閾値電圧制御の目的、或いはソース抵抗低減の目
的で各々イオン注入されたＳｉイオンをランプアニール
法により活性化する。

ここで、このアニール条件は、例えば以下に説明するよ
うに設定する。

半導体層中に導入された不純物の活性化率は、被不純物
導入半導体層の材質により異なることが知られている０
例えば不純物がこの実施例のようにＳｉであると、キャ
リア供給層４１を構成するＩｎＶＧａ１−ｖＡｓ３７や
／Ｉｕ、Ｇａ、−、Ａｓ層３５、バッファ層であるＧａ
Ａｓ層３３のような被不純物導入層におけるＳｉドナー
不純物の活性化率は、一般に、下式■の関係になる（但
し、ＶＯＷであり、ｘ＜ｙである。）。

ＩｎＶＧａ１−ｖＡｓ＞　ＩｎｗＧａ＋−ｗＡｓ＞Ｇａ
Ａｓ＞　Ａ’１ｗＧａ＋−１１Ａｓ＞　ＡｌｙＧａ１−
、Ａｓ　　＋＊＊■従って、例えばＩｎの組成及びＡ９
の組成ｔｏ、５程度に選ぶと、８００℃程度の温度によ
るアニールにより、ＩｎＶＧａ１−、ＡＳ層３７中のＳ
ｉドナー不純物及びアンドープＧａＡｓバッファ層３３
中のＳｉドナー不純物は各々活性化出来る。しかし、Ａ
ｌＧａＡｓ中のＳｉドナー不純物は活性化率が低いため
この程度の温度ではほとんど活性化されない、この結果
、ＤＸセンターは形成されないのでこれに起因する問題
は主じなくなる。一方、アンドープＧａＡｓバッファ層
３３のゲート電極４７の両側領域では活性化が出来たた
めにソース抵抗の低減を可能にするｎ　”ＧａＡ’ｓ層
４９が層成９来る。また、ＩｎＶＧａ１−ｖＡｓＡｓ層
中７中ｉドナー不純物の活性化により、この層３７に注
入されたＳｉイオンの量に対応した濃度の２次元ガスが
、キャリア供給層４１及びアンドープＧａＡｓバッファ
層３３のヘテｏ１１合界面のＧａＡｓバッファ層３３側
に誘起出来（図示せず）、このため閾値電圧の制御が可
能になる。（第１図（Ｅ））。

次に、ＨＥＭＴ形成領域以外の領域にイオン注入法によ
り酸素（○＋＞ｖＦ−注入して素子分離領域５１ヲ形成
する（第１図（Ｆ））。

次に、ソース及びドレイン電極となるオーミック電極５
３を公知の方法によりそれぞれ形成し、第１図ＣＧ）に
示すように）ＩＥＭＴの主要部が得られる。

以上がこの発明の詳細な説明である。しかしこの発明は
上述の実施例のみに限定されるものではなく以下に説明
するような種々の変形を加えることが出来る。

上述の実施例ではＩｎＶＧａ１−ｖＡｓ層をアンドープ
の層としで説明しでいる。しかし、ＩｎＶＧａ１−ｖＡ
ｓ層はドープド（例えばＳｉドープ）の層であっても良
い。このようにドープドＩｎＶＧａ１−ｖＡｓ層を用い
た場合には、この発明は、ドープドの層で決められる閾
値電圧をさらに変更制御することに寄与する。

また、上述の実施例はキャリア供給層４１上にゲート電
極４７及びオミック電極５３を直接形成する例で説明し
ている。しかし、キャリア供給層４１上にこの層を保護
する目的で他の層例えば膜厚が薄いＧａＡｓ層等を設け
ても良い。

また、上述の実施例では、アンドープＧａＡｓバッファ
層３３上にキャリア供給層４１を直接形成している。し
かし、スート・モルフイックＨＥＭＴと称されているヘ
テロ構造電界効果トランジスタにこの発明の製造方法を
適用する場合には、ＧａＡｓ基板３１上にアンドープＧ
ａＡｓバッファ層３３ヲ形成した後、このバッファ層３
３上に薄い膜厚（例えば数１０〜数１００λ程度）のア
ンドープＩｎＧａＡｓ層を新たに設け、このＩｎＧａＡ
Ｓ層上にこの発明に係るキャリア供給層４１を形成し、
不純物注入及びアニールを行なうようになる。

また、上述の実施例では各半導体層の成長をＭＢＥ法に
より行なう例で説明している。しかしこれら半導体層の
成長は、他の好適な方法例えばＭＯＣＶＤ法によって行
なっても良い。

また、上述の実施例では、ヘテロ構造電界効果トランジ
スタ’ｊ　ＨＥＭＴとしているが、キャリアが正孔であ
る二次元ホールＦＥＴについでもこの発明を適用出来る
。ヘテロ構造電界効果トランジスタを二次元ホールＦＥ
Ｔとする場合は、不純物をアクセプタとすれば良い。

また不純物導入はイオン注入法に限られるものではなく
他の好適な方法でも良い３ざうに、不純物の活性化方法
はランプアニール法に限られるものではなく、例えばア
ニール炉を用いてのアニル法等の他の方法でも良い。

（発明の効果） 上述した説明からも明らかなように、この発明のへテロ
構造電界効果トランジスタの製造方法によれば、キャリ
ア供給層を、アンドープＡｕＧａＡｓ層、ＩｎｖＧａ、
−ｖＡｓ層及びアンドープＨＧａＡｓＨｔ＋この順に有
する積層部を少なくとも１単位含む構成とする。そして
、このキャリア供給層の所望の領域に所定量の不純物を
導入し、ざらにＩｎＶＧａ１−ｖＡｓ層中の不純物のみ
を選択的に活性化する。

これがため、閾値電圧は不純物導入量で容易に制御出来
熱もＤＸセンタが形成されることがない。

従って、エンハンスメント型及びデプレッション型のＦ
ＥＴを同一基板上に容易に作り込めるので、Ｅ／Ｄ型Ｄ
ＣＦＬ（Ｄｉｒｅｃｔ　Ｃｏｕｐｌｅｄ　Ｆｔｅｌｄ　
ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ　Ｌｏｑｉｃ）回路
の形成も可能になる。ざらに、低温動作における閾値電
圧変動が起こらないので、低温においても高速動作する
論理回路の形成が可能になる。

【図面の簡単な説明】

第１図（Ａ）〜（Ｇ）は、実施例の製造方法の説明に供
する工程図、 第２図は、ヘテロ構造ＦＥＴのエネルギーバンド図、 第３図（Ａ）〜（Ｄ）は、従来技術の説明に供する工程
図である。 ３　＋　・・・半絶縁性ＧａＡｓ基板 ３３・・・アシトープＧａＡｓバッファ層３５　＋＋＋
アンドープＡｕＧａＡｓ層３７−・・アンドープＩｎＶ
Ｇａ１−ｖＡｓ層（０≦Ｖ≦１）３９・・・積層部、　
　　　　　４１・・・キャリア供給層４３・・・マスク
、　　　　　４５・・・ドナー不純物４７　・・・ゲー
ト電極、　　　４９＝−ｎ　”　ＧａＡｓ層５１・・・
素子分ｇｉＩＩ領域、　　５３−・・オーミック電極。 ４３：マスク ４５：ドナー不純物 実施例の製造方法の説明に供する工程図第１図（Ｃ） 実施例の製造方法の説明に供する工程図第１図（Ｄ） ４９：ｎ◆ＧａＡｓ層 実施例の製造方法の説明に供する工程図第１図（Ｅ） 実施例の製造方法の説明に供する工程間第１ 図＜Ｃ＞） 実施例の製造方法の説明に供する工程図第１図（Ｆ） ヘテロ構造ＦＥＴのエネルギーバンド口筒２ 図 従来技術の説明に供する工程図 ＃　ｑ　Ｍ 従来技術の説明に供する工程図

Claims (1)

【特許請求の範囲】
1. （１）ＧａＡｓ基板上にアンドープＧａＡｓ層を形成す
   る工程と、 該アンドープＧａＡｓ層上側に、アンドープＡｌＧａＡ
   ｓ層、Ｉｎ＿ＶＧａ＿１＿−＿ＶＡｓ層及びアンドープ
   ＡｌＧａＡｓ層をこの順に有する積層部を少なくとも１
   単位含むキャリア供給層を形成する工程と、 該キャリア供給層の所定領域に、当該トランジスタの閾
   値電圧を所望の値にする所定量の不純物を導入する工程
   と、 前記不純物の導入後にアニール処理する工程とを含むこ
   とを特徴とするヘテロ構造電界効果トランジスタの製造
   方法（ただし、Ｖは、０≦Ｖ≦１の範囲内の値である。 ）