JPH02275927A - アクティブマトリクス表示装置 - Google Patents
アクティブマトリクス表示装置Info
- Publication number
- JPH02275927A JPH02275927A JP1077829A JP7782989A JPH02275927A JP H02275927 A JPH02275927 A JP H02275927A JP 1077829 A JP1077829 A JP 1077829A JP 7782989 A JP7782989 A JP 7782989A JP H02275927 A JPH02275927 A JP H02275927A
- Authority
- JP
- Japan
- Prior art keywords
- additional capacitance
- electrode
- active matrix
- capacitance region
- picture element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Liquid Crystal (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は液晶等と組み合わせてマトリクス表示装置を構
成するための、薄膜トランジスタ（以下では「ＴＦＴ」
と称する）等のスイッチング素子と電荷保持のための付
加容量用電極とが設けられたアクティブマトリクス基板
、及びそのアクティブマトリクス基板を用いたアクティ
ツマトリクス表示装置に関する。
成するための、薄膜トランジスタ（以下では「ＴＦＴ」
と称する）等のスイッチング素子と電荷保持のための付
加容量用電極とが設けられたアクティブマトリクス基板
、及びそのアクティブマトリクス基板を用いたアクティ
ツマトリクス表示装置に関する。
（従来の技術）
マトリクス表示装置に於いては、マトリクス状に配列さ
れた表示絵素を選択することによって、画面上に表示パ
ターンが形成される。表示絵素の選択方式として、個々
の絵素にスイ・ノチング素子を接続し、スイッチング素
子を介して絵素電極を駆動するアクティブマトリクス方
式が知られている。アクティブマトリクス駆動方式は高
コントラストの表示が可能なので、液晶テレビジョン、
ワードプロセッサ、コンピュータの表示装置等に実用化
されている。
れた表示絵素を選択することによって、画面上に表示パ
ターンが形成される。表示絵素の選択方式として、個々
の絵素にスイ・ノチング素子を接続し、スイッチング素
子を介して絵素電極を駆動するアクティブマトリクス方
式が知られている。アクティブマトリクス駆動方式は高
コントラストの表示が可能なので、液晶テレビジョン、
ワードプロセッサ、コンピュータの表示装置等に実用化
されている。
第９図に従来のアクティブマトリクス基板の一例を示す
。マトリクス状に配列された絵素電極４２には、アドレ
ススイッチング素子としてＴＦＴ３がそれぞれ設けられ
ている。各絵素電極４２の間にはＴＦＴ３を駆動するた
めのゲートパスライン４及びソースパスライン５が互い
に交差するように配設され、絵素電極４２の下方にはゲ
ートパスライン４に平行して付加容量用電極１５が配設
されている。
。マトリクス状に配列された絵素電極４２には、アドレ
ススイッチング素子としてＴＦＴ３がそれぞれ設けられ
ている。各絵素電極４２の間にはＴＦＴ３を駆動するた
めのゲートパスライン４及びソースパスライン５が互い
に交差するように配設され、絵素電極４２の下方にはゲ
ートパスライン４に平行して付加容量用電極１５が配設
されている。
第１０図は第９図のＸ−Ｘ線に沿ったＴＦＴ３近傍の断
面図である。ガラス基板６上にゲートパスライン４から
分岐したゲート電極７が形成されている。ゲート電極７
の上に絶縁膜（陽極酸化膜）８が形成され、さらに、ゲ
ート絶縁膜９が基板６の全面に亙って形成されている。
面図である。ガラス基板６上にゲートパスライン４から
分岐したゲート電極７が形成されている。ゲート電極７
の上に絶縁膜（陽極酸化膜）８が形成され、さらに、ゲ
ート絶縁膜９が基板６の全面に亙って形成されている。
ゲート電極７の上方には、絶縁膜８及び９を介して半導
体膜１０が形成されている。半導体膜１０上には、ソー
スパスライン５に接続された第１のソース電極１１及び
第２のソース電極１２と、絵素電極４２に電荷を供給す
るための第１のドレイン電極１３及び第２のドレイン電
極１４とがそれぞれ順に堆積されている。絵素電極４２
はゲート絶縁膜９上に形成されている。
体膜１０が形成されている。半導体膜１０上には、ソー
スパスライン５に接続された第１のソース電極１１及び
第２のソース電極１２と、絵素電極４２に電荷を供給す
るための第１のドレイン電極１３及び第２のドレイン電
極１４とがそれぞれ順に堆積されている。絵素電極４２
はゲート絶縁膜９上に形成されている。
付加容量用電極１５はゲートパスライン４及びゲート電
極７と同時にガラス基板６上に設けられ、絶縁膜８．９
を介して絵素電極４２の端部の下方に位置し、絵素電極
４２との間で付加容量を構成する。この付加容量は走査
パルスが印加されると電荷を蓄積し、走査パルスが消滅
した後次の走査パルスが印加されるまでの１フレームの
期間、蓄積された電荷を引き続いて液晶に印加するため
に設けられる。
極７と同時にガラス基板６上に設けられ、絶縁膜８．９
を介して絵素電極４２の端部の下方に位置し、絵素電極
４２との間で付加容量を構成する。この付加容量は走査
パルスが印加されると電荷を蓄積し、走査パルスが消滅
した後次の走査パルスが印加されるまでの１フレームの
期間、蓄積された電荷を引き続いて液晶に印加するため
に設けられる。
このようなアクティブマトリクス基板を製造するには、
多くの薄膜形成及びエツチング等の極めて複雑な工程を
経なければならない。また、スイッチング素子としての
ＴＰＴ及び付加容量用電極は、１０万〜５０万以上にも
及ぶ膨大な数の絵素電極のすべてに備えられるものであ
り、その一つ一つの電気的な特性を確保するためには、
精密な工程管理が要求される。
多くの薄膜形成及びエツチング等の極めて複雑な工程を
経なければならない。また、スイッチング素子としての
ＴＰＴ及び付加容量用電極は、１０万〜５０万以上にも
及ぶ膨大な数の絵素電極のすべてに備えられるものであ
り、その一つ一つの電気的な特性を確保するためには、
精密な工程管理が要求される。
（発明が解決しようとする課題）
このため、充分に製造工程の管理を行っても、付加容量
用電極と絵素電極との間にリークが生じ、絵素欠陥が発
生する場合がある。このような絵素＝６− 欠陥は品質検査の段階で発見され、修正される。
用電極と絵素電極との間にリークが生じ、絵素欠陥が発
生する場合がある。このような絵素＝６− 欠陥は品質検査の段階で発見され、修正される。
この修正は、リークの発生した絵素電極の付加容量用電
極上の部分を切断することによって行われる。絵素電極
の切断はレーザＣＶＤ、レーザトリマ、超音波カッタ等
によって行われるか、切断する距離は絵素電極の一辺の
長さに及ぶため、完全に切断することが難しいうえ、長
時間を要する。
極上の部分を切断することによって行われる。絵素電極
の切断はレーザＣＶＤ、レーザトリマ、超音波カッタ等
によって行われるか、切断する距離は絵素電極の一辺の
長さに及ぶため、完全に切断することが難しいうえ、長
時間を要する。
また、このように付加容量用電極上の絵素電極か切断さ
れている場合、該絵素電極により構成される絵素では他
の絵素に比べ電荷の保持率が低下し、表示むらの原因と
なる。このような表示むらの発生は、画像品位を低下さ
せるので好ましくない。
れている場合、該絵素電極により構成される絵素では他
の絵素に比べ電荷の保持率が低下し、表示むらの原因と
なる。このような表示むらの発生は、画像品位を低下さ
せるので好ましくない。
絵素欠陥の発生箇所を特定するには、表示装置を組み立
てて実際に表示した状態で行う方法か、簡単で正確なの
で適している。表示装置を作動させた状態で、これらの
欠陥は拡大鏡等を用いて容易に視認される。これに比べ
、アクティブマトリクス基板の状態て絵素欠陥発生箇所
を特定するには、多数の絵素電極の全ての動作特性を個
々に検査する必要があるので簡単ではない。このような
検査を行うには、極めて高精度の測定機器を使用して、
複雑な検査工程を経なければならない。
てて実際に表示した状態で行う方法か、簡単で正確なの
で適している。表示装置を作動させた状態で、これらの
欠陥は拡大鏡等を用いて容易に視認される。これに比べ
、アクティブマトリクス基板の状態て絵素欠陥発生箇所
を特定するには、多数の絵素電極の全ての動作特性を個
々に検査する必要があるので簡単ではない。このような
検査を行うには、極めて高精度の測定機器を使用して、
複雑な検査工程を経なければならない。
方、前述のレーザ光を用いた絵素欠陥の修正作業はアク
ティブマトリクス基板の状態で行われ、表示装置を組み
立てた状態では行うことはできない。
ティブマトリクス基板の状態で行われ、表示装置を組み
立てた状態では行うことはできない。
もし表示装置を組み立てた状態での修正作業を行えば、
レーザ光によって蒸発或いは溶融した金属の一部が、表
示媒体である液晶に混入し、表示媒体の光学特性か著し
く劣化する。そのため、実際には絵素電極の修正は、ア
クティブマトリクス基板の状態で行われている。
レーザ光によって蒸発或いは溶融した金属の一部が、表
示媒体である液晶に混入し、表示媒体の光学特性か著し
く劣化する。そのため、実際には絵素電極の修正は、ア
クティブマトリクス基板の状態で行われている。
本発明はこのような問題点を解決するために為されたも
のであり、本発明の目的は絵素電極と付加容量用電極と
の間の絶縁不良等による絵素欠陥か発生した場合に、容
易にしかも短時間で絵素欠陥を修正できるアクティブマ
トリクス基板を提供することである。本発明の他の目的
は、上記絵素欠陥の修正を行っても表示むらを生じない
アクティブマトリクス基板を提供することである。本発
明の更に他の目的は、表示装置のままで、上記の絵素欠
陥の修正を行うことができるアクティブマトリクス装置
を提供することである。
のであり、本発明の目的は絵素電極と付加容量用電極と
の間の絶縁不良等による絵素欠陥か発生した場合に、容
易にしかも短時間で絵素欠陥を修正できるアクティブマ
トリクス基板を提供することである。本発明の他の目的
は、上記絵素欠陥の修正を行っても表示むらを生じない
アクティブマトリクス基板を提供することである。本発
明の更に他の目的は、表示装置のままで、上記の絵素欠
陥の修正を行うことができるアクティブマトリクス装置
を提供することである。
（課題を解決するための手段）
本発明のアクティブマトリクス基板は、絶縁性基板上に
複数の絵素電極がマトリクス状に配列され、該絵素電極
の下方に付加容量用電極が設けられているアクティブマ
トリクス基板であって、該絵素電極が該付加容量用電極
と対向している付加容量領域と、非付加容量領域とに分
割され、該付加容量領域と該非付加容量領域との間を電
気的に接続する導通部が設けられており、そのことによ
り上記目的が達成される。
複数の絵素電極がマトリクス状に配列され、該絵素電極
の下方に付加容量用電極が設けられているアクティブマ
トリクス基板であって、該絵素電極が該付加容量用電極
と対向している付加容量領域と、非付加容量領域とに分
割され、該付加容量領域と該非付加容量領域との間を電
気的に接続する導通部が設けられており、そのことによ
り上記目的が達成される。
また、本発明のアクティブマトリクス基板は、前記付加
容量領域が複数の部分に分割され、前記導通部が複数個
設けられ、該分割された該部分のそれぞれと、前記非付
加容量領域との間は、該導通部の少なくとも１個によっ
て電気的に接続されている構成とすることもできる。
容量領域が複数の部分に分割され、前記導通部が複数個
設けられ、該分割された該部分のそれぞれと、前記非付
加容量領域との間は、該導通部の少なくとも１個によっ
て電気的に接続されている構成とすることもできる。
また、本発明のアクティブマトリクス基板は、前記非付
加容量領域が複数の電極部に分割され、該電極部の内の
互いに隣接する電極部間を電気的に接続する他の導通部
が設けられている構成とすることもできる。
加容量領域が複数の電極部に分割され、該電極部の内の
互いに隣接する電極部間を電気的に接続する他の導通部
が設けられている構成とすることもできる。
更に、本発明のアクティブマトリクス基板は、前記導通
部の一端と前記付加容量領域の一部とが重畳され、該導
通部の他端と前記非付加容量領域の一部とが重畳されて
いる構成とすることもできる。
部の一端と前記付加容量領域の一部とが重畳され、該導
通部の他端と前記非付加容量領域の一部とが重畳されて
いる構成とすることもできる。
本発明のアクティブマトリクス表示装置は、少なくとも
一方が透光性を有する一対の基板の間に印加電圧に応答
して光学特性が変調される表示媒体が挿入され、該一対
の基板の何れか一方の基板内面に複数の絵素電極がマト
リクス状に配列され、該絵素電極の下方に付加容量用電
極が設けられているアクティブマトリクス表示装置であ
って、該絵素電極が該付加容量用電極と対向している付
加容量領域と、非付加容量領域とに分割され、該付加容
量領域と該非付加容量領域との間を電気的に接続する導
通部が設けられ、該導通部が保護膜によって被覆されて
おり、そのことによって上記目一 的が達成される。
一方が透光性を有する一対の基板の間に印加電圧に応答
して光学特性が変調される表示媒体が挿入され、該一対
の基板の何れか一方の基板内面に複数の絵素電極がマト
リクス状に配列され、該絵素電極の下方に付加容量用電
極が設けられているアクティブマトリクス表示装置であ
って、該絵素電極が該付加容量用電極と対向している付
加容量領域と、非付加容量領域とに分割され、該付加容
量領域と該非付加容量領域との間を電気的に接続する導
通部が設けられ、該導通部が保護膜によって被覆されて
おり、そのことによって上記目一 的が達成される。
また、本発明のアクティブマトリクス表示装置は、前記
付加容量領域が複数の部分に分割され、前記導通部が複
数個設けられ、該分割された該部分のそれぞれと、前記
非付加容量領域との間は、該導通部の少なくとも１個に
よって電気的に接続されている構成とすることもできる
。
付加容量領域が複数の部分に分割され、前記導通部が複
数個設けられ、該分割された該部分のそれぞれと、前記
非付加容量領域との間は、該導通部の少なくとも１個に
よって電気的に接続されている構成とすることもできる
。
また、本発明のアクティブマトリクス表示装置は、前記
非付加容量領域が複数の電極部に分割され、該電極部の
内の互いに隣接する電極部間を電気的に接続する他の導
通部が設けられている構成とすることもできる。
非付加容量領域が複数の電極部に分割され、該電極部の
内の互いに隣接する電極部間を電気的に接続する他の導
通部が設けられている構成とすることもできる。
更に、本発明のアクティブマトリクス表示装置は、前記
導通部の一端と前記付加容量領域の一部とが重畳され、
該導通部の他端と前記非付加容量領域の一部とが重畳さ
れている構成とすることもできる。
導通部の一端と前記付加容量領域の一部とが重畳され、
該導通部の他端と前記非付加容量領域の一部とが重畳さ
れている構成とすることもできる。
（作用）
本発明のアクティブマトリクス基板では、絵素電極の付
加容量領域と付加容量用電極との間に絶縁不良が生じた
場合に、導通部をレーザＣＶＤ、レーザトリマ、超音波
カッタ等で切断することにより、付加容量領域と非付加
容量領域とを切り離すことができる。従って、絵素電極
は非付加容量領域のみで作動し、絵素欠陥の発生を防止
することができる。
加容量領域と付加容量用電極との間に絶縁不良が生じた
場合に、導通部をレーザＣＶＤ、レーザトリマ、超音波
カッタ等で切断することにより、付加容量領域と非付加
容量領域とを切り離すことができる。従って、絵素電極
は非付加容量領域のみで作動し、絵素欠陥の発生を防止
することができる。
また、本発明のアクティブマトリクス基板では、付加容
量領域を２以上の部分に分割し、分割したそれぞれの部
分と非付加容量領域とを電気的に接続する導通部を設け
た構成とすることができる。
量領域を２以上の部分に分割し、分割したそれぞれの部
分と非付加容量領域とを電気的に接続する導通部を設け
た構成とすることができる。
この構成により、付加容量用電極と分割された何れかの
付加容量領域の部分との間に絶縁不良が生じた場合に、
該部分と非付加容量領域との間の導通部をレーザＣＶＤ
、レーザトリマ、超音波カッタ等で切断することにより
、絶縁不良部分を切り離すことができる。そして、残さ
れた他の付加容量領域の部分によって付加容量としての
機能を維持できる。
付加容量領域の部分との間に絶縁不良が生じた場合に、
該部分と非付加容量領域との間の導通部をレーザＣＶＤ
、レーザトリマ、超音波カッタ等で切断することにより
、絶縁不良部分を切り離すことができる。そして、残さ
れた他の付加容量領域の部分によって付加容量としての
機能を維持できる。
更に、本発明のアクティブマトリクス基板では、非付加
容量領域が２以上の電極部に分割され、該電極部の互い
に隣接する電極部間を電気的に接続する他の導通部が設
けられているので、非付加容量領域の何れかの電極部に
欠陥か発生した場合でも、該電極部に接続される導通部
を切断することによって、該欠陥部分を切り離すことが
できる。
容量領域が２以上の電極部に分割され、該電極部の互い
に隣接する電極部間を電気的に接続する他の導通部が設
けられているので、非付加容量領域の何れかの電極部に
欠陥か発生した場合でも、該電極部に接続される導通部
を切断することによって、該欠陥部分を切り離すことが
できる。
本発明のアクティブマトリクス表示装置は、少なくとも
一方が透明である一対の対向する基板を有している。そ
の基板の何れか一方を上記構成を有するアクティブマト
リクス基板とし、更にその導通部を保護膜で覆い、対向
する基板との間に表示媒体を封入した構成となっている
。このような構成により、表示装置を作動させた状態で
絵素欠陥の発生箇所を特定した後、レーザ光等を用いた
絵素欠陥の修正を、表示装置のままで基板の外部から行
うことが可能となる。修正の際にレーザ光を導通部に照
射しても、保護膜によって表示媒体中への導通部を構成
する物質の混入が防がれる。
一方が透明である一対の対向する基板を有している。そ
の基板の何れか一方を上記構成を有するアクティブマト
リクス基板とし、更にその導通部を保護膜で覆い、対向
する基板との間に表示媒体を封入した構成となっている
。このような構成により、表示装置を作動させた状態で
絵素欠陥の発生箇所を特定した後、レーザ光等を用いた
絵素欠陥の修正を、表示装置のままで基板の外部から行
うことが可能となる。修正の際にレーザ光を導通部に照
射しても、保護膜によって表示媒体中への導通部を構成
する物質の混入が防がれる。
即ち、導通部の切断は、表示媒体から離隔された保護膜
と基板との間で行われるので、画像品位を低下させるこ
となく絵素欠陥を修正することができる。
と基板との間で行われるので、画像品位を低下させるこ
となく絵素欠陥を修正することができる。
（実施例）
本発明を実施例について以下に説明する。
実１ｔロー
第１図に本発明の一実施例を示す。本実施例のアクティ
ブマトリクス基板１ては、各絵素電極２はＴＦＴ３に接
続されており、該ＴＦＴ３から最も遠い絵素電極２の一
辺に沿った部分の下方に付加容量用電極１５がゲートパ
スライン４に平行して設けられている。ゲートパスライ
ン４及び付加容量用電極１５と直角に交差してソースパ
スライン５が設けられている。前述の従来例と同様に、
付加容量用電極１５はゲートパスライン４の形成と同時
に形成され、さらに絶縁膜８．９が形成された後に絵素
電極２が形成される。本実施例に於いては絵素電極２は
、付加容量用電極１５の直上に位置する付加容量領域２
ｂと該付加容量領域２ｂ以外の非付加容量領域２ａとに
分割されており、付加容量領域２ｂと非付加容量領域２
ａとの間に２つの導通部２Ｃが設けられている。このよ
うに付加容量領域２ｂ、非付加容量領域２ａ及び導通部
２ｃからなる絵素電極２の形状は通常のフォトリングラ
フィ技術を用いて容易に形成することかできる。このよ
うに本実施例では、導通部２ｃは、付加容量領域２ｂ及
び非付加容量領域２ａと同時に形成され、これら二つの
領域と同じ材料で形成される。
ブマトリクス基板１ては、各絵素電極２はＴＦＴ３に接
続されており、該ＴＦＴ３から最も遠い絵素電極２の一
辺に沿った部分の下方に付加容量用電極１５がゲートパ
スライン４に平行して設けられている。ゲートパスライ
ン４及び付加容量用電極１５と直角に交差してソースパ
スライン５が設けられている。前述の従来例と同様に、
付加容量用電極１５はゲートパスライン４の形成と同時
に形成され、さらに絶縁膜８．９が形成された後に絵素
電極２が形成される。本実施例に於いては絵素電極２は
、付加容量用電極１５の直上に位置する付加容量領域２
ｂと該付加容量領域２ｂ以外の非付加容量領域２ａとに
分割されており、付加容量領域２ｂと非付加容量領域２
ａとの間に２つの導通部２Ｃが設けられている。このよ
うに付加容量領域２ｂ、非付加容量領域２ａ及び導通部
２ｃからなる絵素電極２の形状は通常のフォトリングラ
フィ技術を用いて容易に形成することかできる。このよ
うに本実施例では、導通部２ｃは、付加容量領域２ｂ及
び非付加容量領域２ａと同時に形成され、これら二つの
領域と同じ材料で形成される。
絵素電極２の付加容量領域２ｂと付加容量用電極１５と
の間に絶縁不良が発生し、絵素欠陥となった場合には、
導通部２ｃをレーザＣＶＤ等て切断して付加容量領域２
ｂを非付加容量領域２ａより切り離す。これにより、付
加容量用電極１５と対向しておらず、従って該電極１５
との間に絶縁不良の問題のない非付加容量領域２ａによ
って絵素電極としての機能か確保される。
の間に絶縁不良が発生し、絵素欠陥となった場合には、
導通部２ｃをレーザＣＶＤ等て切断して付加容量領域２
ｂを非付加容量領域２ａより切り離す。これにより、付
加容量用電極１５と対向しておらず、従って該電極１５
との間に絶縁不良の問題のない非付加容量領域２ａによ
って絵素電極としての機能か確保される。
丸蓚匠主
実施例１の構成では、導通部２ｃが切断された絵素電極
２と付加容量用電極１５との間には付加容量か形成され
ないため、他の正常な絵素電極に比べ、電荷の保持が不
十分となり、表示むらの原因となることがある。このよ
うな表示むらか生じないようにした構成を有する一実施
例を第２図に示す。本実施例のアクティブマトリクス基
板２１に於いても絵素電極２２は非付加容量領域２３と
付加容量領域２５とに分割されている。付加容量領域２
５はさらに２つの付加容量部２６ａ及び２６ｂに分割さ
れ、該付加容量部２６ａ及び２６ｂと非付加容量領域２
３との間に導通部２７ａ及び２７ｂがそれぞれ設けられ
ている。本実施例に於いても、導通部２７ａ及び２７ｂ
は非付加容量領域２３及び付加容量領域２５と同じ材料
で形成されている。
２と付加容量用電極１５との間には付加容量か形成され
ないため、他の正常な絵素電極に比べ、電荷の保持が不
十分となり、表示むらの原因となることがある。このよ
うな表示むらか生じないようにした構成を有する一実施
例を第２図に示す。本実施例のアクティブマトリクス基
板２１に於いても絵素電極２２は非付加容量領域２３と
付加容量領域２５とに分割されている。付加容量領域２
５はさらに２つの付加容量部２６ａ及び２６ｂに分割さ
れ、該付加容量部２６ａ及び２６ｂと非付加容量領域２
３との間に導通部２７ａ及び２７ｂがそれぞれ設けられ
ている。本実施例に於いても、導通部２７ａ及び２７ｂ
は非付加容量領域２３及び付加容量領域２５と同じ材料
で形成されている。
もし一方の付加容量部２６ａと付加容量用電極１５との
間に絶縁不良が発生しているならば、導通部２７ａをレ
ーザＣＶＤ等で切断して付加容量部２６ａを非付加容領
域２３から切り離す。非付加容量領域２３と他方の付加
容量部２６ｂとか絵素電極として機能する。
間に絶縁不良が発生しているならば、導通部２７ａをレ
ーザＣＶＤ等で切断して付加容量部２６ａを非付加容領
域２３から切り離す。非付加容量領域２３と他方の付加
容量部２６ｂとか絵素電極として機能する。
この実施例では、非付加容量領域２３と他方の付加容量
部２６ｂとが接続されたままとすることかできるので、
電荷は保持され、表示むらか生じない。付加容量部２６
ｂと付加容量用電極１５との間に絶縁不良が発生してい
る場合には、導通部２７ｂを切断して、非付加容量領域
２３と付加容量部２６ａとにより絵素電極が構成される
。
部２６ｂとが接続されたままとすることかできるので、
電荷は保持され、表示むらか生じない。付加容量部２６
ｂと付加容量用電極１５との間に絶縁不良が発生してい
る場合には、導通部２７ｂを切断して、非付加容量領域
２３と付加容量部２６ａとにより絵素電極が構成される
。
本実施例によれば、付加容量を付与する機能を維持した
ままで、絶縁不良となった部分を容易に且つ短時間に除
去できる。
ままで、絶縁不良となった部分を容易に且つ短時間に除
去できる。
実１Ｌ凱」−
本発明の第３の実施例を第３図に示す。本実施例のアク
ティブマトリクス基板３１では、非付加容量領域３３に
欠陥が生じた場合に、欠陥部分を切り離せるようにする
ため、非付加容量領域３３か２つの分割電極部３４ａ及
び３４ｂに分割されている。分割電極部３４ａと３４ｂ
との間は、２箇所の導通部３８によって接続されている
。付加容量領域３５は２個の付加容量部３６ａ及び３６
ｂに分割されている。各分割電極部３４ａ及び３４ｂは
それぞれ導通部３７ａ及び３７ｂを介して付加容量部３
６’ａ及び３６ｂとそれぞれ接続されている。本実施例
に於いても、導通部３７ａ、３７ｂ、及び二つの導通部
３８は何れも非付加容量領域３３及び付加容量領域３５
と同じ材料で形成されている。もし、分割電極３４ａに
何らかの欠陥か生じている場合には、２箇所の導通部３
８かレーザＣＶＤ等で切断される。分割電極部３４ｂ及
び付加容量部３６ｂによって絵素電極としての機能が確
保される。付加容量部３６ａ、３６ｂのとちらかに欠陥
がある場合には、実施例２と同様にして欠陥のある付加
容量部を切り離すことかできる。
ティブマトリクス基板３１では、非付加容量領域３３に
欠陥が生じた場合に、欠陥部分を切り離せるようにする
ため、非付加容量領域３３か２つの分割電極部３４ａ及
び３４ｂに分割されている。分割電極部３４ａと３４ｂ
との間は、２箇所の導通部３８によって接続されている
。付加容量領域３５は２個の付加容量部３６ａ及び３６
ｂに分割されている。各分割電極部３４ａ及び３４ｂは
それぞれ導通部３７ａ及び３７ｂを介して付加容量部３
６’ａ及び３６ｂとそれぞれ接続されている。本実施例
に於いても、導通部３７ａ、３７ｂ、及び二つの導通部
３８は何れも非付加容量領域３３及び付加容量領域３５
と同じ材料で形成されている。もし、分割電極３４ａに
何らかの欠陥か生じている場合には、２箇所の導通部３
８かレーザＣＶＤ等で切断される。分割電極部３４ｂ及
び付加容量部３６ｂによって絵素電極としての機能が確
保される。付加容量部３６ａ、３６ｂのとちらかに欠陥
がある場合には、実施例２と同様にして欠陥のある付加
容量部を切り離すことかできる。
このように本実施例の構成によれば、非付加容量領域３
３中に欠陥部分がある場合でも、該欠陥部分を含む絵素
電極の部分を容易に且つ短時間で、しかも付加容量は付
与されたままで切断することができる。
３中に欠陥部分がある場合でも、該欠陥部分を含む絵素
電極の部分を容易に且つ短時間で、しかも付加容量は付
与されたままで切断することができる。
尚、非付加容量領域３３は３個以上の分割電極部に分割
することもできる。この場合、分割の態様を工夫するこ
とによって、その内のＴＦＴ３に直接接続された分割電
極部を除く何れかの分割型＝１８ 極部に欠陥が生じていても該分割電極部を切り離すこと
ができる。
することもできる。この場合、分割の態様を工夫するこ
とによって、その内のＴＦＴ３に直接接続された分割電
極部を除く何れかの分割型＝１８ 極部に欠陥が生じていても該分割電極部を切り離すこと
ができる。
実ＪＬｕ±
第４図に本発明の第４の実施例を示す。本実施例のアク
ティブマトリクス基板５１では実施例１と同様に、絵素
電極２は付加容量領域２ｂと非付加容量領域２ａとに分
割されている。そして、この２つの領域２ａ及び２ｂの
間は、導通部２９によって電気的に接続されている。本
実施例の導通部２９は、実施例１〜３の導通部とは異な
り、付加容量領域２ｂ及び非付加容量領域２ａとは別に
形成され、両者間を橋絡する矩形の導電膜３０を有して
いる。第５図は第４図の導通部２９上のＶＶ線に沿った
断面図である。導通部２９を構成する導電膜３０両端は
、付加容量領域２ｂ及び非付加容量領域２ａの下層にそ
れぞれ接して設けられる。
ティブマトリクス基板５１では実施例１と同様に、絵素
電極２は付加容量領域２ｂと非付加容量領域２ａとに分
割されている。そして、この２つの領域２ａ及び２ｂの
間は、導通部２９によって電気的に接続されている。本
実施例の導通部２９は、実施例１〜３の導通部とは異な
り、付加容量領域２ｂ及び非付加容量領域２ａとは別に
形成され、両者間を橋絡する矩形の導電膜３０を有して
いる。第５図は第４図の導通部２９上のＶＶ線に沿った
断面図である。導通部２９を構成する導電膜３０両端は
、付加容量領域２ｂ及び非付加容量領域２ａの下層にそ
れぞれ接して設けられる。
実施例１と同様に、絵素電極２の付加容量領域２ｂと付
加容量用電極１５との間に絶縁不良が発生し、絵素欠陥
となった場合には、付加容量領域２ｂと非付加容量領域
２ａとの間の導電膜３０をレーザＣＶＤ等で切断し、付
加容量領域２ｂを非付加容量領域２ａより切り離す。こ
れにより、付加容量用電極１５と対向しておらず、従っ
て該電極１５との間に絶縁不良の問題のない非付加容量
領域２ａによって絵素電極としての機能が確保される。
加容量用電極１５との間に絶縁不良が発生し、絵素欠陥
となった場合には、付加容量領域２ｂと非付加容量領域
２ａとの間の導電膜３０をレーザＣＶＤ等で切断し、付
加容量領域２ｂを非付加容量領域２ａより切り離す。こ
れにより、付加容量用電極１５と対向しておらず、従っ
て該電極１５との間に絶縁不良の問題のない非付加容量
領域２ａによって絵素電極としての機能が確保される。
導通部２９のこのような構成によって、付加容量領域２
ｂと非付加容量領域２ａとを電気的に接続する為の導電
膜３０の材料を、絵素電極を構成している材料とは異な
る材料とすることができる。
ｂと非付加容量領域２ａとを電気的に接続する為の導電
膜３０の材料を、絵素電極を構成している材料とは異な
る材料とすることができる。
即ちレーザＣＶＤ等で切断し易い材料を選択することが
できる。
できる。
実涜ＬＬＬ
第６図に本発明の第５の実施例を示す。本実施例のアク
ティブマトリクス基板６１では実施例２と同様に、絵素
電極２２が非付加容量領域２３と付加容量領域２５とに
分割され、更に付加容量領域２５が２つの付加容量部２
６ａ及び２６ｂに分割されている。それぞれの付加容量
部２６ａ及び２６ｂと非付加容量領域２３との間には導
通部２９ａ及び２９ｂが備えられている。導通部２９ａ
及び２９ｂは第５図に示す実施例４の導通部２９と同様
の構成を有している。
ティブマトリクス基板６１では実施例２と同様に、絵素
電極２２が非付加容量領域２３と付加容量領域２５とに
分割され、更に付加容量領域２５が２つの付加容量部２
６ａ及び２６ｂに分割されている。それぞれの付加容量
部２６ａ及び２６ｂと非付加容量領域２３との間には導
通部２９ａ及び２９ｂが備えられている。導通部２９ａ
及び２９ｂは第５図に示す実施例４の導通部２９と同様
の構成を有している。
実施例２と同様に、もし一方の付加容量部２６ａと付加
容量用電極１５との間に絶縁不良か発生しているならば
、付加容量部２６ａと非付加容量領域２３との間の導電
膜３０ａをレーザＣＶＤ等で切断して、付加容量部２６
ａを非付加容量領域２３から切り離す。このようにすれ
ば非付加容量領域２３と他方の付加容量部２６ｂとが絵
素電極として機能することができる。
容量用電極１５との間に絶縁不良か発生しているならば
、付加容量部２６ａと非付加容量領域２３との間の導電
膜３０ａをレーザＣＶＤ等で切断して、付加容量部２６
ａを非付加容量領域２３から切り離す。このようにすれ
ば非付加容量領域２３と他方の付加容量部２６ｂとが絵
素電極として機能することができる。
本実施例では、非付加容量領域２３と他方の付加容量部
２６ｂとが接続されたままとすることができるので、電
荷は保持され、表示むらが生じない。付加容量部２６ｂ
と付加容量用電極１５との間に絶縁不良が発生している
場合には、付加容量部２６ｂと非付加容量領域２３との
間の導電部３０ｂを切断して、非付加容量領域２３と付
加容量部２６ａとにより絵素電極が構成される。
２６ｂとが接続されたままとすることができるので、電
荷は保持され、表示むらが生じない。付加容量部２６ｂ
と付加容量用電極１５との間に絶縁不良が発生している
場合には、付加容量部２６ｂと非付加容量領域２３との
間の導電部３０ｂを切断して、非付加容量領域２３と付
加容量部２６ａとにより絵素電極が構成される。
本実施例によれば、付加容量を付与する機能を維持した
ままで、絶縁不良となった部分を容易に且つ短時間に除
去できる。
ままで、絶縁不良となった部分を容易に且つ短時間に除
去できる。
見痰匠■
第７図に第１図に示す実施例１のアクティブマトリクス
基板１を用いたアクティブマトリクス表示装置を示す。
基板１を用いたアクティブマトリクス表示装置を示す。
実施例１のアクティブマトリクス基板ｌ上の全面にＳ
Ｉ Ｎ、等からなる保護膜４３が形成され、更にその上
から配向膜４４が形成されている。アクティブマトリク
ス基板１に対向する対向基板５０では、絶縁性基板５３
上にブラックストライプ４７、カラーフィルタ４８、が
形成され、更に対向電極４６、配向膜４５が形成されて
いる。アクティブマトリクス基板１と、この対向基板５
０との間に、表示媒体として液晶４９が封入されてアク
ティブマトリクス表示装置が構成されている。
Ｉ Ｎ、等からなる保護膜４３が形成され、更にその上
から配向膜４４が形成されている。アクティブマトリク
ス基板１に対向する対向基板５０では、絶縁性基板５３
上にブラックストライプ４７、カラーフィルタ４８、が
形成され、更に対向電極４６、配向膜４５が形成されて
いる。アクティブマトリクス基板１と、この対向基板５
０との間に、表示媒体として液晶４９が封入されてアク
ティブマトリクス表示装置が構成されている。
本実施例のアクティブマトリクス表示装置では、２つの
絶縁性基板６及び５３のうち何れか一方を透光性の基板
とすることができるので、表示装置として作動させた状
態で絵素欠陥の位置を特定した後、表示装置のままで絵
素欠陥を修正することができる。絵素欠陥が絵素電極２
の付加容量領域２ｂと付加容量用電極１５との間の絶縁
不良によって生じている場合には、表示装置の外部から
透光性の基板を介してレーザ光等を照射して、前述の二
つの導通部２ｃ、２ｃを切断する。このように外部から
付加容量領域２ｂを非付加容量領域２ａから切り離すこ
とによって、絵素欠陥が修正される。
絶縁性基板６及び５３のうち何れか一方を透光性の基板
とすることができるので、表示装置として作動させた状
態で絵素欠陥の位置を特定した後、表示装置のままで絵
素欠陥を修正することができる。絵素欠陥が絵素電極２
の付加容量領域２ｂと付加容量用電極１５との間の絶縁
不良によって生じている場合には、表示装置の外部から
透光性の基板を介してレーザ光等を照射して、前述の二
つの導通部２ｃ、２ｃを切断する。このように外部から
付加容量領域２ｂを非付加容量領域２ａから切り離すこ
とによって、絵素欠陥が修正される。
上述の切断は表示媒体である液晶４９から離隔されたガ
ラス基板６と保護膜４３との間で行われるので、レーザ
光照射によって蒸発或いは溶融した導通部２ｃを構成す
る材料が、液晶４９に混入することはない。従って、表
示装置の画像品位の低下を生じることはない。このよう
に本発明のアクティブマトリクス表示装置に於いては、
絵素欠陥の修正を表示装置のままで行うことができる。
ラス基板６と保護膜４３との間で行われるので、レーザ
光照射によって蒸発或いは溶融した導通部２ｃを構成す
る材料が、液晶４９に混入することはない。従って、表
示装置の画像品位の低下を生じることはない。このよう
に本発明のアクティブマトリクス表示装置に於いては、
絵素欠陥の修正を表示装置のままで行うことができる。
また、詳細な説明は省略するが、実施例２又は実施例３
のアクティブマトリクス基板を用いても、本実施例と同
様の絵素欠陥の修正を行うことのできる表示装置が得ら
れる。
のアクティブマトリクス基板を用いても、本実施例と同
様の絵素欠陥の修正を行うことのできる表示装置が得ら
れる。
尖巖匠工
第８図は第４図に示す実施例４のアクティブマトリクス
基板５１を用いてアクティブマトリクス表示装置を作製
し、第４図のＶ−Ｖ線を含む面で切断した断面図である
。実施例４のアクティブマトリクス基板５１上の全面に
ＳｉＮ、等からなる保護膜４３が形成され、更にその上
から配向膜４４が形成されている。
基板５１を用いてアクティブマトリクス表示装置を作製
し、第４図のＶ−Ｖ線を含む面で切断した断面図である
。実施例４のアクティブマトリクス基板５１上の全面に
ＳｉＮ、等からなる保護膜４３が形成され、更にその上
から配向膜４４が形成されている。
アクティブマトリクス基板５１に対向する対向基板５０
では、絶縁性基板５３上にブラックストライプ４７（図
示せず）、及びカラーフィルタ４８が形成され、更に対
向電極４６、及び配向膜４５が形成されている。アクテ
ィブマトリクス基板５１と、この対向基板５０との間に
、表示媒体として液晶４９が封入されてアクティブマト
リクス表示装置が構成される。
では、絶縁性基板５３上にブラックストライプ４７（図
示せず）、及びカラーフィルタ４８が形成され、更に対
向電極４６、及び配向膜４５が形成されている。アクテ
ィブマトリクス基板５１と、この対向基板５０との間に
、表示媒体として液晶４９が封入されてアクティブマト
リクス表示装置が構成される。
本実施例のアクティブマトリクス表示装置では、２つの
絶縁性基板６及び５３のうち何れか一方を＝２３ 透光性の基板とすることができるので、表示装置として
作動させた状態で絵素欠陥の位置を特定した後、表示装
置のままで絵素欠陥を修正することができる。絵素欠陥
が、絵素電極の付加容量領域２ｂと付加容量用電極１５
との間の絶縁不良等によって生じている場合には、表示
装置の外部から透光性の基板を介してレーザ光等を第８
図の矢印５２で示す位置に照射し、導電膜３０を切断す
る。
絶縁性基板６及び５３のうち何れか一方を＝２３ 透光性の基板とすることができるので、表示装置として
作動させた状態で絵素欠陥の位置を特定した後、表示装
置のままで絵素欠陥を修正することができる。絵素欠陥
が、絵素電極の付加容量領域２ｂと付加容量用電極１５
との間の絶縁不良等によって生じている場合には、表示
装置の外部から透光性の基板を介してレーザ光等を第８
図の矢印５２で示す位置に照射し、導電膜３０を切断す
る。
このように外部から付加容量領域２ｂを非付加容量領域
２ａより切り離すことによって、絵素欠陥の修正を表示
装置のままで行うことができる。
２ａより切り離すことによって、絵素欠陥の修正を表示
装置のままで行うことができる。
以上の各実施例では３端子素子であるＴＰＴを有するア
クティブマトリクス基板について説明したが、本発明は
例えば、ＭＩＭ等の２端子素子を有するアクティブマト
リクス基板にも適用され得る。また、上記実施例では液
晶を用いた表示装置について説明したが、本発明は表示
媒体として薄膜発光層、分散型ＥＬ発光層、プラズマ発
光体等を用いた各種表示装置にも適用可能である。
クティブマトリクス基板について説明したが、本発明は
例えば、ＭＩＭ等の２端子素子を有するアクティブマト
リクス基板にも適用され得る。また、上記実施例では液
晶を用いた表示装置について説明したが、本発明は表示
媒体として薄膜発光層、分散型ＥＬ発光層、プラズマ発
光体等を用いた各種表示装置にも適用可能である。
（発明の効果）
本発明は、このように、絵素電極が分割され、それらの
間に部分的な導通部が設けられているので、絵素電極に
欠陥が発生した場合には該欠陥を有する絵素電極部分を
導通部の切断によって切り離すことができる。従って、
本発明によれば、絵素欠陥の修正を容易に且つ短時間に
行うことができるアクティブマトリクス基板が提供され
る。
間に部分的な導通部が設けられているので、絵素電極に
欠陥が発生した場合には該欠陥を有する絵素電極部分を
導通部の切断によって切り離すことができる。従って、
本発明によれば、絵素欠陥の修正を容易に且つ短時間に
行うことができるアクティブマトリクス基板が提供され
る。
また、上記修正を行っても表示むらを生じないアクティ
ブマトリクス基板を提供することもてきる。
ブマトリクス基板を提供することもてきる。
更に、本発明のアクティブマトリクス表示装置では、絵
素欠陥を光学的に検出することができる表示装置の状態
で、容易に絵素欠陥を修正できる。
素欠陥を光学的に検出することができる表示装置の状態
で、容易に絵素欠陥を修正できる。
そのため、検査工程及び修正工程が簡略化され、表示装
置の量産化、コスト低減に寄与することができる。
置の量産化、コスト低減に寄与することができる。
４、 の、 なＭ日
第１図は本発明の第１の実施例を示す平面図、第２図は
第２の実施例を示す平面図、第３図は第３の実施例の平
面図、第４図は本発明の第４の実＝２６ 施例を示す平面図、第５図は第４図のＶ−Ｖ線に沿った
断面図、第６図は本発明の第５の実施例を示す平面図、
第７図及び第８図はそれぞれ第１図及び第４図のアクテ
ィブマトリクス基板を用いたアクティブマトリクス表示
装置の断面図、第９図は従来のアクティブマトリクス基
板の一例を示す平面図、第１０図は第９図のＸ−Ｘ線に
沿う断間図である。
第２の実施例を示す平面図、第３図は第３の実施例の平
面図、第４図は本発明の第４の実＝２６ 施例を示す平面図、第５図は第４図のＶ−Ｖ線に沿った
断面図、第６図は本発明の第５の実施例を示す平面図、
第７図及び第８図はそれぞれ第１図及び第４図のアクテ
ィブマトリクス基板を用いたアクティブマトリクス表示
装置の断面図、第９図は従来のアクティブマトリクス基
板の一例を示す平面図、第１０図は第９図のＸ−Ｘ線に
沿う断間図である。
３・・・ＴＦＴ、４・・・ゲートパスライン、５・・・
ソースパスライン、６．５３・・・絶縁性基板、１５・
・・付加容量用電極、２，２２．３２・・・絵素電極、
２ｂ。
ソースパスライン、６．５３・・・絶縁性基板、１５・
・・付加容量用電極、２，２２．３２・・・絵素電極、
２ｂ。
２５．３５・・・付加容量領域、２ａ、２３．３３・・
・非付加容量領域、２ ｃ、 ２７ ａ、 ２７
ｂ、 ２９゜２９ａ、２９ｂ、３７ａ、３７ｂ、３ｇ
・＝導通部、２６ａ、２６ｂ、３６ａ、３６ｂ−−−付
加容量部、３０．３０ａ、ａｏｂ−・・導電膜、３４ａ
、３４ｂ・・・分割電極部、４３・・・保護膜、４４．
４５・・・配向膜、４６・・・対向電極、４８・・・カ
ラーフィルタ、４９・・・液晶、５０・・・対向基板。
・非付加容量領域、２ ｃ、 ２７ ａ、 ２７
ｂ、 ２９゜２９ａ、２９ｂ、３７ａ、３７ｂ、３ｇ
・＝導通部、２６ａ、２６ｂ、３６ａ、３６ｂ−−−付
加容量部、３０．３０ａ、ａｏｂ−・・導電膜、３４ａ
、３４ｂ・・・分割電極部、４３・・・保護膜、４４．
４５・・・配向膜、４６・・・対向電極、４８・・・カ
ラーフィルタ、４９・・・液晶、５０・・・対向基板。
Claims (1)
- 【特許請求の範囲】 １、絶縁性基板上に複数の絵素電極がマトリクス状に配
列され、該絵素電極の下方に付加容量用電極が設けられ
ているアクティブマトリクス基板であって、 該絵素電極が該付加容量用電極と対向している付加容量
領域と、非付加容量領域とに分割され、該付加容量領域
と該非付加容量領域との間を電気的に接続する導通部が
設けられているアクティブマトリクス基板。 ２、前記付加容量領域が複数の部分に分割され、前記導
通部が複数個設けられ、該分割された該部分のそれぞれ
と、前記非付加容量領域との間は、該導通部の少なくと
も１個によって電気的に接続されている請求項１に記載
のアクティブマトリクス基板。 ３、前記非付加容量領域が複数の電極部に分割され、該
電極部の内の互いに隣接する電極部間を電気的に接続す
る他の導通部が設けられている請求項２に記載のアクテ
ィブマトリクス基板。 ４、前記導通部の一端と前記付加容量領域の一部とが重
畳され、該導通部の他端と前記非付加容量領域の一部と
が重畳されている請求項１乃至３のいずれかに記載のア
クティブマトリクス基板。 ５、少なくとも一方が透光性を有する一対の基板の間に
印加電圧に応答して光学特性が変調される表示媒体が挿
入され、該一対の基板の何れか一方の基板内面に複数の
絵素電極がマトリクス状に配列され、該絵素電極の下方
に付加容量用電極が設けられているアクティブマトリク
ス表示装置であって、 該絵素電極が該付加容量用電極と対向している付加容量
領域と、非付加容量領域とに分割され、該付加容量領域
と該非付加容量領域との間を電気的に接続する導通部が
設けられ、該導通部が保護膜によって被覆されているア
クティブマトリクス表示装置。 ６、前記付加容量領域が複数の部分に分割され、前記導
通部が複数個設けられ、該分割された該部分のそれぞれ
と、前記非付加容量領域との間は、該導通部の少なくと
も１個によって電気的に接続されている請求項５に記載
のアクティブマトリクス表示装置。 ７、前記非付加容量領域が複数の電極部に分割され、該
電極部の内の互いに隣接する電極部間を電気的に接続す
る他の導通部が設けられている請求項６に記載のアクテ
ィブマトリクス表示装置。 ８、前記導通部の一端と前記付加容量領域の一部とが重
畳され、該導通部の他端と前記非付加容量領域の一部と
が重畳されている請求項５乃至７のいずれかに記載のア
クティブマトリクス表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7782989A JPH0786618B2 (ja) | 1988-12-29 | 1989-03-28 | アクティブマトリクス表示装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33412688 | 1988-12-29 | ||
| JP63-334126 | 1988-12-29 | ||
| JP7782989A JPH0786618B2 (ja) | 1988-12-29 | 1989-03-28 | アクティブマトリクス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02275927A true JPH02275927A (ja) | 1990-11-09 |
| JPH0786618B2 JPH0786618B2 (ja) | 1995-09-20 |
Family
ID=26418884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7782989A Expired - Lifetime JPH0786618B2 (ja) | 1988-12-29 | 1989-03-28 | アクティブマトリクス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786618B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02308137A (ja) * | 1989-05-23 | 1990-12-21 | Toshiba Corp | アクティブマトリクス型液晶表示装置 |
| JPH04204831A (ja) * | 1990-11-30 | 1992-07-27 | Sharp Corp | アクティブマトリクス基板 |
| EP0514029A3 (en) * | 1991-05-15 | 1993-02-24 | International Business Machines Corporation | Liquid crystal display apparatus |
| US5287206A (en) * | 1990-11-30 | 1994-02-15 | Sharp Kabushiki Kaisha | Active matrix display device |
| FR2754917A1 (fr) * | 1996-10-18 | 1998-04-24 | Lg Electronics Inc | Afficheur a cristal liquide et son procede de fabrication |
| US5822027A (en) * | 1996-07-02 | 1998-10-13 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| KR20000002802A (ko) * | 1998-06-23 | 2000-01-15 | 김영환 | 액정 표시 장치 |
| EP1782408A4 (en) * | 2004-05-28 | 2009-05-06 | Sharp Kk | MEDIUM FOR DISPLAY DEVICE, METHOD FOR REPAIRING METHOD, DISPLAY DEVICE REPAIR METHOD, AND LIQUID CRYSTAL DISPLAY DEVICE |
| WO2010100789A1 (ja) * | 2009-03-05 | 2010-09-10 | シャープ株式会社 | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
| US8698969B2 (en) | 2009-03-05 | 2014-04-15 | Sharp Kabushiki Kaisha | Active matrix substrate, method for producing active matrix substrate, liquid crystal panel, method for producing liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI349818B (en) * | 2007-03-12 | 2011-10-01 | Prime View Int Co Ltd | Repairing method and structure of display electrode |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5940684A (ja) * | 1982-08-31 | 1984-03-06 | セイコーエプソン株式会社 | 表示パネル |
| JPS59119322A (ja) * | 1982-12-27 | 1984-07-10 | Seiko Epson Corp | 液晶表示装置 |
| JPH0279026A (ja) * | 1988-09-16 | 1990-03-19 | Toshiba Corp | 液晶表示素子 |
-
1989
- 1989-03-28 JP JP7782989A patent/JPH0786618B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5940684A (ja) * | 1982-08-31 | 1984-03-06 | セイコーエプソン株式会社 | 表示パネル |
| JPS59119322A (ja) * | 1982-12-27 | 1984-07-10 | Seiko Epson Corp | 液晶表示装置 |
| JPH0279026A (ja) * | 1988-09-16 | 1990-03-19 | Toshiba Corp | 液晶表示素子 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02308137A (ja) * | 1989-05-23 | 1990-12-21 | Toshiba Corp | アクティブマトリクス型液晶表示装置 |
| JPH04204831A (ja) * | 1990-11-30 | 1992-07-27 | Sharp Corp | アクティブマトリクス基板 |
| US5276540A (en) * | 1990-11-30 | 1994-01-04 | Sharp Kabushiki Kaisha | Active matrix substrate with conductive film covering transparent conductive film portion connecting additional and non-additional capacitance portions of pixel electrode |
| US5287206A (en) * | 1990-11-30 | 1994-02-15 | Sharp Kabushiki Kaisha | Active matrix display device |
| EP0514029A3 (en) * | 1991-05-15 | 1993-02-24 | International Business Machines Corporation | Liquid crystal display apparatus |
| US5822027A (en) * | 1996-07-02 | 1998-10-13 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| USRE37591E1 (en) * | 1996-07-02 | 2002-03-19 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| FR2754917A1 (fr) * | 1996-10-18 | 1998-04-24 | Lg Electronics Inc | Afficheur a cristal liquide et son procede de fabrication |
| KR20000002802A (ko) * | 1998-06-23 | 2000-01-15 | 김영환 | 액정 표시 장치 |
| EP1782408A4 (en) * | 2004-05-28 | 2009-05-06 | Sharp Kk | MEDIUM FOR DISPLAY DEVICE, METHOD FOR REPAIRING METHOD, DISPLAY DEVICE REPAIR METHOD, AND LIQUID CRYSTAL DISPLAY DEVICE |
| US7728943B2 (en) | 2004-05-28 | 2010-06-01 | Sharp Kabushiki Kaisha | Substrate for a display device, a method for repairing the same, a method for repairing a display device and a liquid-crystal display device |
| US8077284B2 (en) | 2004-05-28 | 2011-12-13 | Sharp Kabushiki Kaisha | Substrate for a display device, a method for repairing the same, a method for repairing a display device and a liquid-crystal display device |
| WO2010100789A1 (ja) * | 2009-03-05 | 2010-09-10 | シャープ株式会社 | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
| US8698969B2 (en) | 2009-03-05 | 2014-04-15 | Sharp Kabushiki Kaisha | Active matrix substrate, method for producing active matrix substrate, liquid crystal panel, method for producing liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver |
| US8976209B2 (en) | 2009-03-05 | 2015-03-10 | Sharp Kabushiki Kaisha | Active matrix substrate, method for producing active matrix substrate, liquid crystal panel, method for producing liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0786618B2 (ja) | 1995-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5164851A (en) | Active matrix display device having spare switching elements connectable to divisional subpixel electrodes | |
| US5335102A (en) | Liquid crystal display element and method for treating defective pixels therein | |
| JP2669954B2 (ja) | アクティブマトリクス表示装置 | |
| CN100520867C (zh) | 显示装置的基板及其修补方法、显示装置的修补方法和液晶显示装置 | |
| JPH10123563A (ja) | 液晶表示装置およびその欠陥修正方法 | |
| JPH02275927A (ja) | アクティブマトリクス表示装置 | |
| JP2619011B2 (ja) | 液晶表示素子 | |
| JPH04204831A (ja) | アクティブマトリクス基板 | |
| JPH0545034B2 (ja) | ||
| JPH11190858A (ja) | アクティブマトリクス型表示装置及びその製造方法 | |
| JPH0324524A (ja) | アクティブマトリクス表示装置 | |
| JPH02284120A (ja) | アクティブマトリクス表示装置 | |
| JPH03198030A (ja) | 薄膜トランジスタパネル及び液晶表示装置 | |
| JP2760459B2 (ja) | アクティブマトリクス型基板 | |
| JPH02135320A (ja) | 液晶表示パネル | |
| JP2624812B2 (ja) | 液晶表示装置および液晶表示パネルの製造方法 | |
| JPH055896A (ja) | アクテイブマトリクス表示装置 | |
| JP2589867B2 (ja) | アクティブマトリクス表示装置 | |
| JPH06289426A (ja) | アクティブマトリクス表示装置の修正方法 | |
| JPH07122720B2 (ja) | アクティブマトリクス型表示装置 | |
| JPH06230416A (ja) | アクティブマトリクス表示装置 | |
| JPH03100626A (ja) | アクティブマトリクス型液晶表示素子 | |
| JPH0419618A (ja) | アクティブマトリクス型表示装置の製造方法 | |
| JP2514703B2 (ja) | アクティブマトリクス基板 | |
| JPH0812359B2 (ja) | アクティブマトリクス基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 14 |