JPH02284120A - アクティブマトリクス表示装置 - Google Patents
アクティブマトリクス表示装置Info
- Publication number
- JPH02284120A JPH02284120A JP1106516A JP10651689A JPH02284120A JP H02284120 A JPH02284120 A JP H02284120A JP 1106516 A JP1106516 A JP 1106516A JP 10651689 A JP10651689 A JP 10651689A JP H02284120 A JPH02284120 A JP H02284120A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- additional capacitance
- region
- picture element
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は液晶等と組み合わせてマトリクス表示装置を構
成するための、薄膜トランジスタ(以下ではrTFTJ
と称する)等のスイッチング素子と電荷保持のための付
加容量用電極とが設けられたアクティブマトリクス基板
、及びそのアクティブマトリクス基板を用いたアクティ
ブマトリクス表示装置に関する。
成するための、薄膜トランジスタ(以下ではrTFTJ
と称する)等のスイッチング素子と電荷保持のための付
加容量用電極とが設けられたアクティブマトリクス基板
、及びそのアクティブマトリクス基板を用いたアクティ
ブマトリクス表示装置に関する。
(従来の技術)
マトリクス表示装置に於いては、マトリクス状に配列さ
れた表示絵素を選択することによって、画面上に表示パ
ターンが形成される。表示絵素の選択方式として、個々
の絵素にスイッチング素子を接続し、スイッチング素子
を介して絵素電極を駆動するアクティブマトリクス方式
が知られている。アクティブマトリクス駆動方式は高コ
ントラストの表示が可能なので、液晶テレビジョン、ワ
ードプロセッサ、コンビ二一夕の表示装置等に実用化さ
れている。
れた表示絵素を選択することによって、画面上に表示パ
ターンが形成される。表示絵素の選択方式として、個々
の絵素にスイッチング素子を接続し、スイッチング素子
を介して絵素電極を駆動するアクティブマトリクス方式
が知られている。アクティブマトリクス駆動方式は高コ
ントラストの表示が可能なので、液晶テレビジョン、ワ
ードプロセッサ、コンビ二一夕の表示装置等に実用化さ
れている。
第6図に従来のアクティブマトリクス基板の一例を示す
。マトリクス状に配列された絵素電極42には、アドレ
ススイッチング素子としてTPT3がそれぞれ設けられ
ている。各絵素電極42の間にはTPT3を駆動するた
めのゲートパスライン4及びソースパスライン5が互い
に交差するように配設され、絵素電極42の下方にはゲ
ートパスライン4に平行して付加容量用電極15が配設
されている。
。マトリクス状に配列された絵素電極42には、アドレ
ススイッチング素子としてTPT3がそれぞれ設けられ
ている。各絵素電極42の間にはTPT3を駆動するた
めのゲートパスライン4及びソースパスライン5が互い
に交差するように配設され、絵素電極42の下方にはゲ
ートパスライン4に平行して付加容量用電極15が配設
されている。
箪7図は第6図の■−■線に沿ったTFT3近傍の断面
図である。ガラス基板6上にゲートパスライン4から分
岐したゲート電極7が形成されている。ゲート電極7の
上に絶縁膜(陽極酸化膜)8が形成され、さらに、ゲー
ト絶縁膜9が基板6の全面に亙って形成されている。ゲ
ート電極7の上方には、絶縁膜8及び9を介して半導体
膜10が形成されている。半導体膜lO上には、ソース
パスライン5に接続された第1のソース?J極11及び
第2のソース電極12と、絵素電極42に電荷を供給す
るための第1のドレイン電極13及び第2のドレイン電
極14とがそれぞれ順に堆積されている。絵素電極42
はゲート絶縁膜9上に形成されている。
図である。ガラス基板6上にゲートパスライン4から分
岐したゲート電極7が形成されている。ゲート電極7の
上に絶縁膜(陽極酸化膜)8が形成され、さらに、ゲー
ト絶縁膜9が基板6の全面に亙って形成されている。ゲ
ート電極7の上方には、絶縁膜8及び9を介して半導体
膜10が形成されている。半導体膜lO上には、ソース
パスライン5に接続された第1のソース?J極11及び
第2のソース電極12と、絵素電極42に電荷を供給す
るための第1のドレイン電極13及び第2のドレイン電
極14とがそれぞれ順に堆積されている。絵素電極42
はゲート絶縁膜9上に形成されている。
付加容量用電極15はゲートパスライン4及びゲート電
極7と同時にガラス基板6上に設けられ、絶縁膜8.9
を介して絵素電極42の端部の下方に位置し、絵素電極
42との間で付加容量を構成する。この付加容量は走査
パルスが印加されると電荷を蓄積し、走査パルスが消滅
した後火の走査パルスが印加されるまでの1フレームの
期間、蓄積された電荷を引き続いて液晶に印加するため
に設けられる。
極7と同時にガラス基板6上に設けられ、絶縁膜8.9
を介して絵素電極42の端部の下方に位置し、絵素電極
42との間で付加容量を構成する。この付加容量は走査
パルスが印加されると電荷を蓄積し、走査パルスが消滅
した後火の走査パルスが印加されるまでの1フレームの
期間、蓄積された電荷を引き続いて液晶に印加するため
に設けられる。
このようなアクティブマトリクス基板を製造するには、
多くの薄膜形成及びエツチング等の極めて複雑な工程を
経なければならない。また、スイッチング素子としての
TPT及び付加容量用電極は、10万〜50万以上にも
及ぶ膨大な数の絵素電極のすべてに備えられるものであ
り、その一つ一つの電気的な特性を確保するためには、
精密な工程管理が要求される。
多くの薄膜形成及びエツチング等の極めて複雑な工程を
経なければならない。また、スイッチング素子としての
TPT及び付加容量用電極は、10万〜50万以上にも
及ぶ膨大な数の絵素電極のすべてに備えられるものであ
り、その一つ一つの電気的な特性を確保するためには、
精密な工程管理が要求される。
(発明が解決しようとする課題)
このため、充分に製造工程の管理を行っても、スイッチ
ング素子の不良、付加容量用電極と絵素電極との間のリ
ーク等により絵素欠陥が発生する場合がある。このよう
な絵素欠陥は画像品位を低下させるので、品質検査の段
階でチエツクが行われる。絵素電極と付加容量用電極と
の間のリークによる絵素欠陥は、以下に述べるように修
正することが可能であるが、スイッチング素子の不良に
よる絵素欠陥の修正は不可能である。
ング素子の不良、付加容量用電極と絵素電極との間のリ
ーク等により絵素欠陥が発生する場合がある。このよう
な絵素欠陥は画像品位を低下させるので、品質検査の段
階でチエツクが行われる。絵素電極と付加容量用電極と
の間のリークによる絵素欠陥は、以下に述べるように修
正することが可能であるが、スイッチング素子の不良に
よる絵素欠陥の修正は不可能である。
絵素電極と付加容量用電極との間のリークによる絵素欠
陥の修正は、リークの発生した絵素電極の付加容量用電
極上の部分を切断することによって行われる。絵素電極
の切断はレーザCV D、 レーザトリマ、超音波力
フタ等によって行われる。
陥の修正は、リークの発生した絵素電極の付加容量用電
極上の部分を切断することによって行われる。絵素電極
の切断はレーザCV D、 レーザトリマ、超音波力
フタ等によって行われる。
しかし、切断する距離は絵素電極の一辺の長さに及ぶた
め、完全に切断することが難しいうえ、長時間を要する
。また、このように付加容量用電極上の絵素電極が切断
されている場合、該絵素電極により構成される絵素では
他の絵素に比べ電荷の保持率が低下し、表示むらの原因
となる。このような表示むらの発生は、画像品位を低下
させるので好ましくない。
め、完全に切断することが難しいうえ、長時間を要する
。また、このように付加容量用電極上の絵素電極が切断
されている場合、該絵素電極により構成される絵素では
他の絵素に比べ電荷の保持率が低下し、表示むらの原因
となる。このような表示むらの発生は、画像品位を低下
させるので好ましくない。
上述のような絵素欠陥の発生箇所を特定するには、表示
装置を組み立てて実際に表示した状態で行う方法が、簡
単で正確なので適している。表示装置を作動させた状態
で、これらの欠陥は拡大鏡等を用いて容易に視認される
。これに比べ、アクティブマトリクス基板の状態で絵素
欠陥発生箇所を特定するには、多数のスイッチング素子
及び絵素電極の全ての動作特性を個々に検査する必要が
あるので簡単ではない。このような検査を行うには、極
めて高精度の測定機器を使用して、複雑な検査工程を経
なければならない。一方、前述のレーザ光を用いた絵素
欠陥の修正作業はアクティブマトリクス基板の状態で行
われ、表示装置を組み立てた状態では行うことはできな
い。もし表示装置を組み立てた状態での修正作業を行え
ば、レーザ光によって蒸発或いは溶融した金属の一部が
、表示媒体である液晶に混入し、表示媒体の光学特性が
著しく劣化する。そのため、実際には絵素電極の修正は
、アクティブマトリクス基板の状態で行われている。
装置を組み立てて実際に表示した状態で行う方法が、簡
単で正確なので適している。表示装置を作動させた状態
で、これらの欠陥は拡大鏡等を用いて容易に視認される
。これに比べ、アクティブマトリクス基板の状態で絵素
欠陥発生箇所を特定するには、多数のスイッチング素子
及び絵素電極の全ての動作特性を個々に検査する必要が
あるので簡単ではない。このような検査を行うには、極
めて高精度の測定機器を使用して、複雑な検査工程を経
なければならない。一方、前述のレーザ光を用いた絵素
欠陥の修正作業はアクティブマトリクス基板の状態で行
われ、表示装置を組み立てた状態では行うことはできな
い。もし表示装置を組み立てた状態での修正作業を行え
ば、レーザ光によって蒸発或いは溶融した金属の一部が
、表示媒体である液晶に混入し、表示媒体の光学特性が
著しく劣化する。そのため、実際には絵素電極の修正は
、アクティブマトリクス基板の状態で行われている。
本発明はこのような問題点に鑑みて為されたものであり
、本発明の目的は、絵素電極と付加容量用電極との間の
絶縁不良等による絵素欠陥が発生した場合に、容易にし
かも短時間で絵素欠陥を修正でき、しかも表示むらを生
じないアクティブマトリクス基板を提供することである
。本発明の他の目的は、スイッチング素子不良による絵
素欠陥が発生した場合にも、該欠陥を容易に修正できる
アクティブマトリクス基板を提供することである。
、本発明の目的は、絵素電極と付加容量用電極との間の
絶縁不良等による絵素欠陥が発生した場合に、容易にし
かも短時間で絵素欠陥を修正でき、しかも表示むらを生
じないアクティブマトリクス基板を提供することである
。本発明の他の目的は、スイッチング素子不良による絵
素欠陥が発生した場合にも、該欠陥を容易に修正できる
アクティブマトリクス基板を提供することである。
本発明の更に他の目的は、表示装置のままで、上記の絵
素欠陥の修正を行うことができるアクティブマトリクス
装置を提供することである。
素欠陥の修正を行うことができるアクティブマトリクス
装置を提供することである。
(課題を解決するための手段)
本発明のアクティブマトリクス基板は、絶縁性基板上に
マトリクス状に配列され複数の電極部に分割された絵素
電極と、該絵素電極の下方に設けられた付加容量用電極
と、該電極部のそれぞれに近接し、互いに電気的に接続
された並行する複数の信号配線と、を有し、該電極部の
それぞれの下方には該付加容量用電極が位置し、該電極
部のそれぞれが該付加容量用電極に対向している付加容
量領域と非付加容量領域とに分割され、該付加容量領域
と該非付加容量領域との間を電気的に接続する導通部と
、該非付加容量領域のそれぞれに設けられ、近接する該
信号配線に接続されたスイッチング素子と、互いに隣接
する該非付加容量領域間を橋絡し、該非付加容量領域の
それぞれの一部と絶縁膜を介して非導通状態で正量され
た導電膜と、を備えており、そのことによって上記目的
が達成される。
マトリクス状に配列され複数の電極部に分割された絵素
電極と、該絵素電極の下方に設けられた付加容量用電極
と、該電極部のそれぞれに近接し、互いに電気的に接続
された並行する複数の信号配線と、を有し、該電極部の
それぞれの下方には該付加容量用電極が位置し、該電極
部のそれぞれが該付加容量用電極に対向している付加容
量領域と非付加容量領域とに分割され、該付加容量領域
と該非付加容量領域との間を電気的に接続する導通部と
、該非付加容量領域のそれぞれに設けられ、近接する該
信号配線に接続されたスイッチング素子と、互いに隣接
する該非付加容量領域間を橋絡し、該非付加容量領域の
それぞれの一部と絶縁膜を介して非導通状態で正量され
た導電膜と、を備えており、そのことによって上記目的
が達成される。
また、本発明のアクティブマトリクス表示装置は、少な
(とも一方が透光性を有する一対の絶縁性基板と、該基
板間に挿入され印加電圧に応答して光学特性が変調され
る表示媒体と、該一対の基板の何れか一方の基板内面に
マトリクス状に配列され複数の電極部に分割された絵素
電極と、該絵素電極の下方に設けられた付加容量用電極
と、該電極部のそれぞれに近接し、互いに電気的に接続
された並行する複数の信号配線と、を有し、該電極部の
それぞれの下方には該付加容量用電極が位置し、該電極
部のそれぞれが該付加容量用電極に対向している付加容
量領域と非付加容量領域とに分割され、該付加容量領域
と該非付加容量領域との間を電気的に接続する導通部と
、該非付加容量領域のそれぞれに設けられ、近接する該
信号配線に接続されたスイッチング素子と、互いに隣接
する該非付加容量領域間を橋絡し、該非付加容量領域の
それぞれの一部と絶縁膜を介して非導通状態で重畳され
た導電膜と、を備え、該導通部と該導電膜との上方に保
護膜が形成されており、そのことによっても上記目的が
達成される。
(とも一方が透光性を有する一対の絶縁性基板と、該基
板間に挿入され印加電圧に応答して光学特性が変調され
る表示媒体と、該一対の基板の何れか一方の基板内面に
マトリクス状に配列され複数の電極部に分割された絵素
電極と、該絵素電極の下方に設けられた付加容量用電極
と、該電極部のそれぞれに近接し、互いに電気的に接続
された並行する複数の信号配線と、を有し、該電極部の
それぞれの下方には該付加容量用電極が位置し、該電極
部のそれぞれが該付加容量用電極に対向している付加容
量領域と非付加容量領域とに分割され、該付加容量領域
と該非付加容量領域との間を電気的に接続する導通部と
、該非付加容量領域のそれぞれに設けられ、近接する該
信号配線に接続されたスイッチング素子と、互いに隣接
する該非付加容量領域間を橋絡し、該非付加容量領域の
それぞれの一部と絶縁膜を介して非導通状態で重畳され
た導電膜と、を備え、該導通部と該導電膜との上方に保
護膜が形成されており、そのことによっても上記目的が
達成される。
(作用)
本発明のアクティブマトリクス基板では、絵素電極は複
数の電極部に分割されている。何れかの電極部の付加容
量領域と付加容量用vL極との間に絶縁不良が生じた場
合には、該付加容量領域と非付加容量領域との間の導通
部をレーザCVD、 レーザトリマ、超音波カッタ等
で切断することにより、これらの領域の間を切り離すこ
とができる。
数の電極部に分割されている。何れかの電極部の付加容
量領域と付加容量用vL極との間に絶縁不良が生じた場
合には、該付加容量領域と非付加容量領域との間の導通
部をレーザCVD、 レーザトリマ、超音波カッタ等
で切断することにより、これらの領域の間を切り離すこ
とができる。
そして、非付加容量領域と、該領域に隣接する電極部の
非付加容量領域とを、導電膜を介して接続する。この接
続は、それぞれの非付加容量領域と導電膜との重畳部に
レーザ光等の光エネルギーを照射することによって行わ
れる。光エネルギー照射によって、それぞれの非付加容
量領域と導電膜との間の絶縁膜が破壊され、隣接するこ
れらの非付加容量領域は電気的に接続される。付加容量
領域を切り離した電極部は非付加容量領域のみで作動す
るが、該非付加容量領域が接続された隣の電極部には、
付加容量領域が存在するので、これにより付加容量が形
成され、表示むらとなることもない。
非付加容量領域とを、導電膜を介して接続する。この接
続は、それぞれの非付加容量領域と導電膜との重畳部に
レーザ光等の光エネルギーを照射することによって行わ
れる。光エネルギー照射によって、それぞれの非付加容
量領域と導電膜との間の絶縁膜が破壊され、隣接するこ
れらの非付加容量領域は電気的に接続される。付加容量
領域を切り離した電極部は非付加容量領域のみで作動す
るが、該非付加容量領域が接続された隣の電極部には、
付加容量領域が存在するので、これにより付加容量が形
成され、表示むらとなることもない。
各電極部に接続されたスイッチング素子の何れかが不良
となり、絵素欠陥が生じた場合には、該不良スイッチン
グ素子が接続されている電極部の非付加容量領域と、該
電極部に隣接する正常な電極部の非付加容量領域とを、
導電膜を介して接続する。この接続は、上述と同様にし
て、レーザ光などの光エネルギーを照射することによっ
て行われる。更に、必要な場合には、該不良スイッチン
グ素子を絵素電極から切り離すこともできる。
となり、絵素欠陥が生じた場合には、該不良スイッチン
グ素子が接続されている電極部の非付加容量領域と、該
電極部に隣接する正常な電極部の非付加容量領域とを、
導電膜を介して接続する。この接続は、上述と同様にし
て、レーザ光などの光エネルギーを照射することによっ
て行われる。更に、必要な場合には、該不良スイッチン
グ素子を絵素電極から切り離すこともできる。
本発明のアクティブマトリクス表示装置は、少なくとも
一方が透明である一対の対向する基板を有している。該
一対の基板のうちの何れか一方を上記構成を有するアク
ティブマトリクス基板とし、更にその導通部及び導電膜
の上方に保護膜を形成し、対向する基板との間に表示媒
体を封入した構成となっている。このような構成により
、表示装置を作動させた状態で絵素欠陥の発生箇所を特
定した後、表示装置の外部からレーザ光等を用いた絵素
欠陥の修正を行うことが可能となる。修正の際にレーザ
光を導通部或いは導電膜に照射しても、保tHAによっ
て導通部或いは導電膜を構成する物質が、表示媒体中に
混入することはない。即ち、導通部の切断或いは導電膜
と電極部との接続は、表示媒体から離隔された保護膜と
基板との間で行われるので、画像品位を低下させること
なく絵素欠陥を修正することができる。
一方が透明である一対の対向する基板を有している。該
一対の基板のうちの何れか一方を上記構成を有するアク
ティブマトリクス基板とし、更にその導通部及び導電膜
の上方に保護膜を形成し、対向する基板との間に表示媒
体を封入した構成となっている。このような構成により
、表示装置を作動させた状態で絵素欠陥の発生箇所を特
定した後、表示装置の外部からレーザ光等を用いた絵素
欠陥の修正を行うことが可能となる。修正の際にレーザ
光を導通部或いは導電膜に照射しても、保tHAによっ
て導通部或いは導電膜を構成する物質が、表示媒体中に
混入することはない。即ち、導通部の切断或いは導電膜
と電極部との接続は、表示媒体から離隔された保護膜と
基板との間で行われるので、画像品位を低下させること
なく絵素欠陥を修正することができる。
(実施例)
本発明を実施例について以下に説明する。第1図に本発
明のアクティブマトリクス基板の一実施例を示す。本実
施例のアクティブマトリクス基板1に於いては、絵素電
極23は2つの電極部23a及び23bに分割されてい
る。後述するように各電極部23a及び23bは、それ
ぞれ更に付加容量領域25aと非付加容量領域24a1
及び付加容量領域25bと非付加容量領域24bに分割
されている。電極部23a及び23bの隅部にはTFT
3a及び3bがそれぞれドレイン電極14a及び14b
によって接続されている。TFT3a及び3bの構成は
第7図に示すものと同様であるoTFT3m及び3bの
ゲート電極7a、71)は、走査信号を供給するゲート
パスライン4にそれぞれ接続されている。TPT3a及
び3bのソース電極12a及び12bは、データ信号を
供給するソースパスライン5にそれぞれ接続されてい本
実施例ではソースパスライン5は、2つのソース配線5
a、5b及び支線5Cから成る。ソース配線5aは2つ
の電極部23aと23bとの間に配設され、ソース配$
15bは、電極部23bと隣接する絵素電極の電極部2
3aとの間に配設されている。支線5Cは2つのソース
配線5aと5bとの間を電気的に接続している。電極部
23bは2つのソース配線5a、5b及び2つの支線5
c、5cに囲まれた矩形の領域に位置している。
明のアクティブマトリクス基板の一実施例を示す。本実
施例のアクティブマトリクス基板1に於いては、絵素電
極23は2つの電極部23a及び23bに分割されてい
る。後述するように各電極部23a及び23bは、それ
ぞれ更に付加容量領域25aと非付加容量領域24a1
及び付加容量領域25bと非付加容量領域24bに分割
されている。電極部23a及び23bの隅部にはTFT
3a及び3bがそれぞれドレイン電極14a及び14b
によって接続されている。TFT3a及び3bの構成は
第7図に示すものと同様であるoTFT3m及び3bの
ゲート電極7a、71)は、走査信号を供給するゲート
パスライン4にそれぞれ接続されている。TPT3a及
び3bのソース電極12a及び12bは、データ信号を
供給するソースパスライン5にそれぞれ接続されてい本
実施例ではソースパスライン5は、2つのソース配線5
a、5b及び支線5Cから成る。ソース配線5aは2つ
の電極部23aと23bとの間に配設され、ソース配$
15bは、電極部23bと隣接する絵素電極の電極部2
3aとの間に配設されている。支線5Cは2つのソース
配線5aと5bとの間を電気的に接続している。電極部
23bは2つのソース配線5a、5b及び2つの支線5
c、5cに囲まれた矩形の領域に位置している。
ソース電極12a及び12bは、それぞれソース配線5
a及び5bに接続されている。このような構成により、
TFT3a及び3bは、同一の走査信号及び同一のデー
タ信号によって駆動される。
a及び5bに接続されている。このような構成により、
TFT3a及び3bは、同一の走査信号及び同一のデー
タ信号によって駆動される。
従って、電極部23a及び23bは同時に駆動され、1
つの絵素電極として機能する。
つの絵素電極として機能する。
電極部23a及び23bの、TFT3a及び3bからそ
れぞれ最も遠い辺に沿った部分の下方に、付加容量用電
極15がゲートパスライン4に平行して設けられている
。前述の従来例と同様に、付加容量用電極15はゲート
パスライン4の形成と同時に形成される。本実施例に於
いては電極部23aは、付加容量用電極15の直上に位
置する付加容量領域25aと、該付加容j!を領域25
a以外の非付加容量領域24aとに分割されている。同
様に、電極部23bは、付加容量領域25bと非付加容
量領域24bとに分割されている。付加容量領域25a
と非付加容量領域24aとの間、及び付加容量領域25
bと非付加容量領域24bとの間には、それぞれ導通部
27a及び27bが設けられている。
れぞれ最も遠い辺に沿った部分の下方に、付加容量用電
極15がゲートパスライン4に平行して設けられている
。前述の従来例と同様に、付加容量用電極15はゲート
パスライン4の形成と同時に形成される。本実施例に於
いては電極部23aは、付加容量用電極15の直上に位
置する付加容量領域25aと、該付加容j!を領域25
a以外の非付加容量領域24aとに分割されている。同
様に、電極部23bは、付加容量領域25bと非付加容
量領域24bとに分割されている。付加容量領域25a
と非付加容量領域24aとの間、及び付加容量領域25
bと非付加容量領域24bとの間には、それぞれ導通部
27a及び27bが設けられている。
第1図のn−n線に沿った、導通部27a付近の断面構
成を第2図に示す。導通部27bの断面構成も第2図に
示すものと同様である。ガラス基板6上に付加容量用電
極15が形成され、該付加容量用電極15の表面には陽
極酸化によって絶縁膜8が形成されている。更に、基板
全面に亙ってゲート絶縁膜9が堆積されている。絶縁膜
9上には導電性の材料から成る導通部27aが形成され
ている。導通部27aの一方の端部は付加容量用電極1
5の一部と重畳するように設けられる。更に、該端部の
上には付加容量領域25aを構成する絵素電極部分が重
畳されている。導通部27aの他方の端部の上には、非
付加容量領域24aを構成する絵素電極部分が重畳され
ている。導通部27aは導電性の材料から成るので、付
加容量領域25aと非付加容量領域24aとは電気的に
接続されている。
成を第2図に示す。導通部27bの断面構成も第2図に
示すものと同様である。ガラス基板6上に付加容量用電
極15が形成され、該付加容量用電極15の表面には陽
極酸化によって絶縁膜8が形成されている。更に、基板
全面に亙ってゲート絶縁膜9が堆積されている。絶縁膜
9上には導電性の材料から成る導通部27aが形成され
ている。導通部27aの一方の端部は付加容量用電極1
5の一部と重畳するように設けられる。更に、該端部の
上には付加容量領域25aを構成する絵素電極部分が重
畳されている。導通部27aの他方の端部の上には、非
付加容量領域24aを構成する絵素電極部分が重畳され
ている。導通部27aは導電性の材料から成るので、付
加容量領域25aと非付加容量領域24aとは電気的に
接続されている。
本実施例では更に、非付加容量領域24aと非付加容量
領域24bとの間を橋絡する導電膜29が設けられる。
領域24bとの間を橋絡する導電膜29が設けられる。
第1図の■−■線に沿った導電膜29付近の断面構成を
第3図に示す。導電膜29はガラス基板6上にゲートパ
スライン4及び付加容量用電極15と同時に形成される
。導電膜29の上には、基板6の全面に形成されたゲー
ト絶縁膜9が堆積されている。更に、導電膜29の中央
の上方には、前述のソース配線5aが形成されている。
第3図に示す。導電膜29はガラス基板6上にゲートパ
スライン4及び付加容量用電極15と同時に形成される
。導電膜29の上には、基板6の全面に形成されたゲー
ト絶縁膜9が堆積されている。更に、導電膜29の中央
の上方には、前述のソース配線5aが形成されている。
導電膜29の両端の上方には、それぞれ非付加容量領域
24a及び24bを構成する絵素電極部分が重畳されて
いる。非付加容量領域24a。
24a及び24bを構成する絵素電極部分が重畳されて
いる。非付加容量領域24a。
24bのそれぞれと、導電膜29との間は、ゲート絶縁
膜9によって絶縁されている。従って、電極部23a及
び23bはそれぞれ別々にTFT3a及び3bによって
駆動される。
膜9によって絶縁されている。従って、電極部23a及
び23bはそれぞれ別々にTFT3a及び3bによって
駆動される。
電極部23aの付加容量領域25aと付加容量用電極1
5との間に絶縁不良が発生し、絵素欠陥となった場合に
は、付加容量領域25aと非付加容量領域24aとの間
の導通部27aをレーザートリマ、超音波カッタ等で切
断してこれらの領域、を切り離す。これにより、付加容
量用電極15と対向しておらず、従って該電極15との
間に絶縁不良の問題のない非付加容量領域24aによっ
て絵素電極としての機能が確保される。
5との間に絶縁不良が発生し、絵素欠陥となった場合に
は、付加容量領域25aと非付加容量領域24aとの間
の導通部27aをレーザートリマ、超音波カッタ等で切
断してこれらの領域、を切り離す。これにより、付加容
量用電極15と対向しておらず、従って該電極15との
間に絶縁不良の問題のない非付加容量領域24aによっ
て絵素電極としての機能が確保される。
しかし、このように付加容量領域25aが切り離された
電極部23aには、付加容量が形成されないので、他の
正常な電極部に比べ電荷の保持が不十分となり、表示む
らの原因となる場合がある。
電極部23aには、付加容量が形成されないので、他の
正常な電極部に比べ電荷の保持が不十分となり、表示む
らの原因となる場合がある。
そのような場合には、導電膜29を介して非付加容量領
域24aと24bとが電気的に接続される。
域24aと24bとが電気的に接続される。
この接続は非付加容量領域24aと導電膜29との重畳
部29a、及び非付加容量領域24bと導電膜29との
重畳部29bに、レーザートリマ等を用いて光エネルギ
ーを照射することにより行われる。レーザ光照射により
、ゲート絶縁膜9が破壊され、非付加容量領域24aと
導電膜29との間、及び非付加容量領域24bと導電膜
29との間が電気的に接続される。
部29a、及び非付加容量領域24bと導電膜29との
重畳部29bに、レーザートリマ等を用いて光エネルギ
ーを照射することにより行われる。レーザ光照射により
、ゲート絶縁膜9が破壊され、非付加容量領域24aと
導電膜29との間、及び非付加容量領域24bと導電膜
29との間が電気的に接続される。
以上のように修正を行った絵素では、2つの非付加容量
領域24a、24b及び付加容量領域25bによって絵
素電極としての機能が確保される。
領域24a、24b及び付加容量領域25bによって絵
素電極としての機能が確保される。
そして、付加容量領域25bと付加容量用電極15との
間には付加容量が形成されているので、表示むらが生じ
ることもない。
間には付加容量が形成されているので、表示むらが生じ
ることもない。
電極部23bの付加容量領域25bと付加容量用電極1
5との間に絶縁不良が発生し、絵素欠陥となった場合に
も、上述と同様にして絵素欠陥を修正することができる
。この場合には、2つの非付加容量領域24n、24b
及び付加容量領域25aによって絵素電極としての機能
が確保される。
5との間に絶縁不良が発生し、絵素欠陥となった場合に
も、上述と同様にして絵素欠陥を修正することができる
。この場合には、2つの非付加容量領域24n、24b
及び付加容量領域25aによって絵素電極としての機能
が確保される。
このように本実施例によれば、付加容量を付与する機能
を維持したままで、絶縁不良となった部分を容易に且つ
短時間に除去できる。
を維持したままで、絶縁不良となった部分を容易に且つ
短時間に除去できる。
本実施例では、TFTの不良による絵素欠陥も修正する
ことができる。TFT3aが不良の場合には電極部23
aが動作不良となる。この場合には上述と同様にして、
導電膜29を介して電極部23aと23bとが接続され
る。更に、必要に応じてドレイン電極14aを切断する
ことにより、TFT3 aが切り離される。このような
修正によって、2つの電極部23a及び23bが1つの
TFTabによって駆動され、絵素電極としての機能が
確保される。
ことができる。TFT3aが不良の場合には電極部23
aが動作不良となる。この場合には上述と同様にして、
導電膜29を介して電極部23aと23bとが接続され
る。更に、必要に応じてドレイン電極14aを切断する
ことにより、TFT3 aが切り離される。このような
修正によって、2つの電極部23a及び23bが1つの
TFTabによって駆動され、絵素電極としての機能が
確保される。
TFT3 bが不良の場合にも同様にして修正すること
ができる。この場合には、2つの電極部23a及び23
bが1つのTFT3 aによって駆動され、絵素電極と
しての機能が確保される。
ができる。この場合には、2つの電極部23a及び23
bが1つのTFT3 aによって駆動され、絵素電極と
しての機能が確保される。
本実施例によればこのように、TPT不良による絵素欠
陥が発生した場合にも、該欠陥を容易に修正することが
できる。
陥が発生した場合にも、該欠陥を容易に修正することが
できる。
第4図に本発明のアクティブマトリクス基板2の他の実
施例を示す。本実施例に於いても絵素電極23は、2つ
の電極部23a及び23bに分割され、更に、電極部2
3aは、非付加容量領域24a及び付加容量領域25a
に分割されている。
施例を示す。本実施例に於いても絵素電極23は、2つ
の電極部23a及び23bに分割され、更に、電極部2
3aは、非付加容量領域24a及び付加容量領域25a
に分割されている。
同様に電極部23bは、非付加容量領域24b及び付加
容量領域25bに分割されている。更に、付加容量領域
25aは付加容量部26a及び26bに分割されている
。同様に、付加容量領域25bは付加容量部26c及び
26dに分割されている。付加容量部26a及び26b
と、非付加容量領域24aとの間には、それぞれ導通部
27a127bが設けられている。同様に、付加容量部
26C及び26dと、非付加容量領域24bとの間には
、それぞれ導通部27c、27dが設けられている。こ
れら4つの導通部27a、27b、27c、及び27d
の断面構成は第2図に示すものと同様である。
容量領域25bに分割されている。更に、付加容量領域
25aは付加容量部26a及び26bに分割されている
。同様に、付加容量領域25bは付加容量部26c及び
26dに分割されている。付加容量部26a及び26b
と、非付加容量領域24aとの間には、それぞれ導通部
27a127bが設けられている。同様に、付加容量部
26C及び26dと、非付加容量領域24bとの間には
、それぞれ導通部27c、27dが設けられている。こ
れら4つの導通部27a、27b、27c、及び27d
の断面構成は第2図に示すものと同様である。
もし電極部23aの一方の付加容量部26aと付加容量
用電極15との間に絶縁不良が発生しているならば、付
加容量部26aと非付加容領域24aとの間の導通部2
7aをレーザートリマ、超音波カッタ等で切断してこれ
らを切り離す。これにより、非付加容量領域24aと他
方の付加容量部26bとが電極部23aとして機能する
。
用電極15との間に絶縁不良が発生しているならば、付
加容量部26aと非付加容領域24aとの間の導通部2
7aをレーザートリマ、超音波カッタ等で切断してこれ
らを切り離す。これにより、非付加容量領域24aと他
方の付加容量部26bとが電極部23aとして機能する
。
この実施例では、非付加容量領域24aと他方の付加容
量部26bとが接続されたままとすることができるので
、電荷は保持され、表示むらが生じない。付加容量部2
6bと付加容量用電極15との間に絶縁不良が発生して
いる場合には、導通部27bを切断して、非付加容量領
域24aと付加容量部26aとにより電極部23aが構
成される。
量部26bとが接続されたままとすることができるので
、電荷は保持され、表示むらが生じない。付加容量部2
6bと付加容量用電極15との間に絶縁不良が発生して
いる場合には、導通部27bを切断して、非付加容量領
域24aと付加容量部26aとにより電極部23aが構
成される。
電極部23bの付加容量部27c或いは27dと、付加
容量用電極15との間に絶縁不良が発生している場合に
も、導電膜27c或いは27dを切断することにより、
上述と同様にして該不良を修正することができる。
容量用電極15との間に絶縁不良が発生している場合に
も、導電膜27c或いは27dを切断することにより、
上述と同様にして該不良を修正することができる。
更に本実施例では、同時に2つの付加容量部25a、2
6bが、付加容量用電極15との間で絶縁不良となり、
絵素欠陥を生じた場合にも、該絵素欠陥を修正すること
ができる。この場合には、導通部27aと27bとをレ
ーザートリマ等により切断する。そして、前述の実施例
のように導電膜29の重畳部29a及び29bにレーザ
光を照射し、非付加容量領域24aと24bとを導電膜
29を介して電気的(こ接続する。このような修正によ
り、非付加容量領域24a、24bs及び付加容量部2
6c、26dにより、絵素電極の機能が維持される。し
かも、付加容量部26c、26dと付加容量用電極15
との間で付加容量が形成されているので、電荷が保持さ
れ表示むらが生じることもない。
6bが、付加容量用電極15との間で絶縁不良となり、
絵素欠陥を生じた場合にも、該絵素欠陥を修正すること
ができる。この場合には、導通部27aと27bとをレ
ーザートリマ等により切断する。そして、前述の実施例
のように導電膜29の重畳部29a及び29bにレーザ
光を照射し、非付加容量領域24aと24bとを導電膜
29を介して電気的(こ接続する。このような修正によ
り、非付加容量領域24a、24bs及び付加容量部2
6c、26dにより、絵素電極の機能が維持される。し
かも、付加容量部26c、26dと付加容量用電極15
との間で付加容量が形成されているので、電荷が保持さ
れ表示むらが生じることもない。
同様に、同時に2つの付加容量部26c、26dが、付
加容量用電極15との間で絶縁不良となり、絵素欠陥を
生じた場合にも、該絵素欠陥を修正することができる。
加容量用電極15との間で絶縁不良となり、絵素欠陥を
生じた場合にも、該絵素欠陥を修正することができる。
この場合には、非付加容量領域24a、24b、及び付
加容量部26a、26bにより、絵素電極の機能が維持
される。
加容量部26a、26bにより、絵素電極の機能が維持
される。
本実施例でも第1図の実施例と同様に、TPT3aの不
良による絵素欠陥を修正することができる。この場合に
は上述と同様にして、導電膜29を介して電極部23a
と23bとが接続される。
良による絵素欠陥を修正することができる。この場合に
は上述と同様にして、導電膜29を介して電極部23a
と23bとが接続される。
更に、必要に応じてドレイン電極14aを切断すること
により、TPT3 aが切り離される。このような修正
によって、2つの電極部23aと23bとが1つのTF
Ta bによって駆動され、絵素電極としての機能が確
保される。TFTa bが不良の場合にも同様にして修
正することができる。
により、TPT3 aが切り離される。このような修正
によって、2つの電極部23aと23bとが1つのTF
Ta bによって駆動され、絵素電極としての機能が確
保される。TFTa bが不良の場合にも同様にして修
正することができる。
第5図は第1図に示す実施例のアクティブマトリクス基
板lを用いてアクティブマトリクス表示装置を作製し、
第1図の■−■線に沿った面で切断した断面図である。
板lを用いてアクティブマトリクス表示装置を作製し、
第1図の■−■線に沿った面で切断した断面図である。
アクティブマトリクス基板l上の全面に5iNX等から
なる保護膜43が形成され、更にその上から配向膜44
が形成されている。
なる保護膜43が形成され、更にその上から配向膜44
が形成されている。
アクティブマトリクス基板1に対向する対向基板50で
は、絶縁性基板53上にカラーフィルタ48が形成され
、更に対向電極46、及び配向膜45が形成されている
。アクティブマトリクス基板lと、この対向基板50と
の間に、表示媒体として液晶49が封入されてアクティ
ブマトリクス表示装置が構成される。
は、絶縁性基板53上にカラーフィルタ48が形成され
、更に対向電極46、及び配向膜45が形成されている
。アクティブマトリクス基板lと、この対向基板50と
の間に、表示媒体として液晶49が封入されてアクティ
ブマトリクス表示装置が構成される。
本実施例のアクティブマトリクス表示装置では、2つの
絶縁性基板6及び53のうち何れか一方を透光性の基板
とすることができるので、表示装置として作動させた状
態で絵素欠陥の位置を特定した後、表示装置のままで絵
素欠陥を修正することができる。絵素欠陥が、電極部2
3aの付加容量領域25aと付加容量用電極15との間
の絶縁不良等によって生じている場合には、表示装置の
外部から透光性の基板を介してレーザ光等を第5図の矢
印52で示す位置に照射し、導通部27aを切断する。
絶縁性基板6及び53のうち何れか一方を透光性の基板
とすることができるので、表示装置として作動させた状
態で絵素欠陥の位置を特定した後、表示装置のままで絵
素欠陥を修正することができる。絵素欠陥が、電極部2
3aの付加容量領域25aと付加容量用電極15との間
の絶縁不良等によって生じている場合には、表示装置の
外部から透光性の基板を介してレーザ光等を第5図の矢
印52で示す位置に照射し、導通部27aを切断する。
更に、導電膜29の重畳部29a、29bにレーザ光を
照射し、非付加容量領域24aと24bとを電気的に接
続する。このように外部からのレーザ光照射によって付
加容量領域25aを非付加容量領域24aより切り離し
、外部からのレーザ光照射によって電極部23aと23
bとを接続することにより、絵素欠陥の修正を表示装置
のままで行うことができる。しかも、表示むらが生じる
こともない。
照射し、非付加容量領域24aと24bとを電気的に接
続する。このように外部からのレーザ光照射によって付
加容量領域25aを非付加容量領域24aより切り離し
、外部からのレーザ光照射によって電極部23aと23
bとを接続することにより、絵素欠陥の修正を表示装置
のままで行うことができる。しかも、表示むらが生じる
こともない。
絵素欠陥がTFT3aの不良によって生じている場合に
も、表示装置の外部から該欠陥を修正することができる
。この場合には上述と同様にして、透光性の基板を介し
て導電膜29の重畳部29aと29bとにレーザ光を照
射する。レーザ光照射によって電極部23aと23bと
が、導電膜29を介して接続される。更に、必要に応じ
てドレイン電極14aを切断することにより、TFT3
aが切り離される。このような修正によって、2つの電
極部23aと23bとが1つのTFT3bによって駆動
されて絵素電極として機能する。
も、表示装置の外部から該欠陥を修正することができる
。この場合には上述と同様にして、透光性の基板を介し
て導電膜29の重畳部29aと29bとにレーザ光を照
射する。レーザ光照射によって電極部23aと23bと
が、導電膜29を介して接続される。更に、必要に応じ
てドレイン電極14aを切断することにより、TFT3
aが切り離される。このような修正によって、2つの電
極部23aと23bとが1つのTFT3bによって駆動
されて絵素電極として機能する。
上述の導通部の切断、或いは導電膜と電極部との接続は
、表示媒体である液晶49から離隔されたガラス基板6
と保護膜43との間で行われるので、レーザ光照射によ
って蒸発或いは溶融した導通部や導電膜を構成する材料
が、液晶49に混入することはない。従って、表示装置
の画像品位の低下を生じることはない。このように本発
明のアクティブマトリクス表示装置に於いては、絵素欠
陥の修正を表示装置のままで行うことができる。
、表示媒体である液晶49から離隔されたガラス基板6
と保護膜43との間で行われるので、レーザ光照射によ
って蒸発或いは溶融した導通部や導電膜を構成する材料
が、液晶49に混入することはない。従って、表示装置
の画像品位の低下を生じることはない。このように本発
明のアクティブマトリクス表示装置に於いては、絵素欠
陥の修正を表示装置のままで行うことができる。
また、詳細な説明は省略するが、第4図のアクティブマ
トリクス基板2を用いても、本実施例と同様の絵素欠陥
の修正を行うことのできる表示装置が得られる。
トリクス基板2を用いても、本実施例と同様の絵素欠陥
の修正を行うことのできる表示装置が得られる。
以上の各実施例では3端子素子であるTPTを有するア
クティブマトリクス基板について説明したが、本発明は
例えば、MIM等の2端子素子を有するアクティブマト
リクス基板にも適用され得る。また、上記実施例では液
晶を用いた表示装置について説明したが、本発明は表示
媒体として薄膜発光層、分散型EL発光層、プラズマ発
光体等を用いた各種表示装置にも適用可能である。
クティブマトリクス基板について説明したが、本発明は
例えば、MIM等の2端子素子を有するアクティブマト
リクス基板にも適用され得る。また、上記実施例では液
晶を用いた表示装置について説明したが、本発明は表示
媒体として薄膜発光層、分散型EL発光層、プラズマ発
光体等を用いた各種表示装置にも適用可能である。
(発明の効果)
本発明のアクティブマトリクス基板では、絵素電極と付
加容量用電極との間の絶縁不良等にょる絵素欠陥が生じ
た場合には、容易に且つ短時間で絵素欠陥を修正するこ
とができ、しかも表示むらを生じることもない。スイ・
7チング素子不良にょる絵素欠陥が発生した場合にも、
絵素欠陥を修正できる。
加容量用電極との間の絶縁不良等にょる絵素欠陥が生じ
た場合には、容易に且つ短時間で絵素欠陥を修正するこ
とができ、しかも表示むらを生じることもない。スイ・
7チング素子不良にょる絵素欠陥が発生した場合にも、
絵素欠陥を修正できる。
また、本発明のアクティブマトリクス表示装置は、絵素
欠陥を光学的に容易に検出することができる表示装置の
状態で、上記の絵素欠陥の修正を行うことができる。そ
のため、検査工程及び修正工程が簡略化され、表示装置
の量産化、コスト低減に寄与することができる。
欠陥を光学的に容易に検出することができる表示装置の
状態で、上記の絵素欠陥の修正を行うことができる。そ
のため、検査工程及び修正工程が簡略化され、表示装置
の量産化、コスト低減に寄与することができる。
4 ′ の なt日
第1図は本発明のアクティブマトリクス基板の一実施例
の平面図、第2図は第1図のn−m線に沿った断面図、
第3図は第1図のm−m線に沿った断面図、第4図は本
発明のアクティブマトリクス基板の他の実施例の平面図
、第5図は第1図の基板を用いたアクティブマトリクス
表示装置の第1図のn−m線に沿った断面図、第6図は
従来のアクティブマトリクス基板の一例の平面図、第7
図は第6図の■−■線に沿った断面図である。
の平面図、第2図は第1図のn−m線に沿った断面図、
第3図は第1図のm−m線に沿った断面図、第4図は本
発明のアクティブマトリクス基板の他の実施例の平面図
、第5図は第1図の基板を用いたアクティブマトリクス
表示装置の第1図のn−m線に沿った断面図、第6図は
従来のアクティブマトリクス基板の一例の平面図、第7
図は第6図の■−■線に沿った断面図である。
1.2・・・アクティブマトリクス基板、3a、3b・
・・TFT、4・・・ゲートパスライン、5・・・ソー
スパスライン、5a、5b・・・ソース配置1.5c・
・・支線、6,53・・・ガラス基板、9・・・ゲート
絶縁膜、14a、 14b・・・ドレイン電極、15
・・・付加容量用電極、23・・・絵素電極、23a、
23b・・・電極部、24a、24b−・非付加容量領
域、25a。
・・TFT、4・・・ゲートパスライン、5・・・ソー
スパスライン、5a、5b・・・ソース配置1.5c・
・・支線、6,53・・・ガラス基板、9・・・ゲート
絶縁膜、14a、 14b・・・ドレイン電極、15
・・・付加容量用電極、23・・・絵素電極、23a、
23b・・・電極部、24a、24b−・非付加容量領
域、25a。
25 b ・・・付加容量領域、26 a、 26
b、 26 c。
b、 26 c。
26d・・・付加容量部、27a、27b・・・導通部
、29・・・導電膜、29a、29b・・・重畳部、4
3・・・保護膜、44.45・・・配向膜、46・・・
対向電極、48・・・カラーフィルタ、49・・・液晶
、50・・・対向基板。
、29・・・導電膜、29a、29b・・・重畳部、4
3・・・保護膜、44.45・・・配向膜、46・・・
対向電極、48・・・カラーフィルタ、49・・・液晶
、50・・・対向基板。
以上
Claims (1)
- 【特許請求の範囲】 1、絶縁性基板上にマトリクス状に配列され複数の電極
部に分割された絵素電極と、該絵素電極の下方に設けら
れた付加容量用電極と、該電極部のそれぞれに近接し、
互いに電気的に接続された並行する複数の信号配線と、
を有し、 該電極部のそれぞれの下方には該付加容量用電極が位置
し、該電極部のそれぞれが該付加容量用電極に対向して
いる付加容量領域と非付加容量領域とに分割され、該付
加容量領域と該非付加容量領域との間を電気的に接続す
る導通部と、該非付加容量領域のそれぞれに設けられ、
近接する該信号配線に接続されたスイッチング素子と、
互いに隣接する該非付加容量領域間を橋絡し、該非付加
容量領域のそれぞれの一部と絶縁膜を介して非導通状態
で重畳された導電膜と、を備えたアクティブマトリクス
基板。 2、少なくとも一方が透光性を有する一対の絶縁性基板
と、該基板間に挿入され印加電圧に応答して光学特性が
変調される表示媒体と、該一対の基板の何れか一方の基
板内面にマトリクス状に配列され複数の電極部に分割さ
れた絵素電極と、該絵素電極の下方に設けられた付加容
量用電極と、該電極部のそれぞれに近接し、互いに電気
的に接続された並行する複数の信号配線と、を有し、該
電極部のそれぞれの下方には該付加容量用電極が位置し
、該電極部のそれぞれが該付加容量用電極に対向してい
る付加容量領域と非付加容量領域とに分割され、該付加
容量領域と該非付加容量領域との間を電気的に接続する
導通部と、該非付加容量領域のそれぞれに設けられ、近
接する該信号配線に接続されたスイッチング素子と、互
いに隣接する該非付加容量領域間を橋絡し、該非付加容
量領域のそれぞれの一部と絶縁膜を介して非導通状態で
重量された導電膜と、を備え、該導通部と該導電膜との
上方に保護膜が形成されているアクティブマトリクス表
示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10651689A JPH0786619B2 (ja) | 1989-04-26 | 1989-04-26 | アクティブマトリクス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10651689A JPH0786619B2 (ja) | 1989-04-26 | 1989-04-26 | アクティブマトリクス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02284120A true JPH02284120A (ja) | 1990-11-21 |
| JPH0786619B2 JPH0786619B2 (ja) | 1995-09-20 |
Family
ID=14435578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10651689A Expired - Fee Related JPH0786619B2 (ja) | 1989-04-26 | 1989-04-26 | アクティブマトリクス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786619B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5276540A (en) * | 1990-11-30 | 1994-01-04 | Sharp Kabushiki Kaisha | Active matrix substrate with conductive film covering transparent conductive film portion connecting additional and non-additional capacitance portions of pixel electrode |
| US5287206A (en) * | 1990-11-30 | 1994-02-15 | Sharp Kabushiki Kaisha | Active matrix display device |
| JPH10268798A (ja) * | 1997-03-27 | 1998-10-09 | Sanyo Electric Co Ltd | 表示装置 |
| KR100363140B1 (ko) * | 1995-05-30 | 2003-08-14 | 가부시키가이샤 아드반스트 디스프레이 | Tft어레이기판과이것을이용한액정표시장치및tft어레이기판의제조방법 |
| JP2010009047A (ja) * | 2008-06-25 | 2010-01-14 | Beijing Boe Optoelectronics Technology Co Ltd | アレイ基板及びアレイ基板の断線修復方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5940684A (ja) * | 1982-08-31 | 1984-03-06 | セイコーエプソン株式会社 | 表示パネル |
| JPS59101693A (ja) * | 1982-12-02 | 1984-06-12 | セイコーエプソン株式会社 | アクティブマトリクス液晶表示装置の画像欠陥救済方法 |
| JPS59119322A (ja) * | 1982-12-27 | 1984-07-10 | Seiko Epson Corp | 液晶表示装置 |
| JPH0279026A (ja) * | 1988-09-16 | 1990-03-19 | Toshiba Corp | 液晶表示素子 |
-
1989
- 1989-04-26 JP JP10651689A patent/JPH0786619B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5940684A (ja) * | 1982-08-31 | 1984-03-06 | セイコーエプソン株式会社 | 表示パネル |
| JPS59101693A (ja) * | 1982-12-02 | 1984-06-12 | セイコーエプソン株式会社 | アクティブマトリクス液晶表示装置の画像欠陥救済方法 |
| JPS59119322A (ja) * | 1982-12-27 | 1984-07-10 | Seiko Epson Corp | 液晶表示装置 |
| JPH0279026A (ja) * | 1988-09-16 | 1990-03-19 | Toshiba Corp | 液晶表示素子 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5276540A (en) * | 1990-11-30 | 1994-01-04 | Sharp Kabushiki Kaisha | Active matrix substrate with conductive film covering transparent conductive film portion connecting additional and non-additional capacitance portions of pixel electrode |
| US5287206A (en) * | 1990-11-30 | 1994-02-15 | Sharp Kabushiki Kaisha | Active matrix display device |
| KR100363140B1 (ko) * | 1995-05-30 | 2003-08-14 | 가부시키가이샤 아드반스트 디스프레이 | Tft어레이기판과이것을이용한액정표시장치및tft어레이기판의제조방법 |
| JPH10268798A (ja) * | 1997-03-27 | 1998-10-09 | Sanyo Electric Co Ltd | 表示装置 |
| JP2010009047A (ja) * | 2008-06-25 | 2010-01-14 | Beijing Boe Optoelectronics Technology Co Ltd | アレイ基板及びアレイ基板の断線修復方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0786619B2 (ja) | 1995-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5164851A (en) | Active matrix display device having spare switching elements connectable to divisional subpixel electrodes | |
| US5335102A (en) | Liquid crystal display element and method for treating defective pixels therein | |
| JPH04331922A (ja) | アクティブマトリクス表示装置 | |
| JPH1039333A (ja) | アクティブマトリクス型表示装置およびその欠陥修正方法 | |
| JPH10123563A (ja) | 液晶表示装置およびその欠陥修正方法 | |
| JPH02275927A (ja) | アクティブマトリクス表示装置 | |
| JP2650780B2 (ja) | アクティブマトリクス基板 | |
| JP2619011B2 (ja) | 液晶表示素子 | |
| JP2001330850A (ja) | 液晶表示装置およびその欠陥修正方法 | |
| JPH02284120A (ja) | アクティブマトリクス表示装置 | |
| JPH0545034B2 (ja) | ||
| JPH0324524A (ja) | アクティブマトリクス表示装置 | |
| JPH0416930A (ja) | アクティブマトリクス型表示装置 | |
| JP2760459B2 (ja) | アクティブマトリクス型基板 | |
| JPH02135320A (ja) | 液晶表示パネル | |
| JPH0317614A (ja) | アクティブマトリクス表示装置の製造方法 | |
| JP2001330853A (ja) | アクティブマトリクス型表示装置及びその製造方法 | |
| JPH02153324A (ja) | 表示装置 | |
| JPH0437823A (ja) | アクティブマトリクス型表示装置 | |
| JPH01303415A (ja) | 液晶表示装置 | |
| JP2013246250A (ja) | Tftアレイ基板およびそれを備える液晶パネル | |
| JPH0419618A (ja) | アクティブマトリクス型表示装置の製造方法 | |
| JP2589867B2 (ja) | アクティブマトリクス表示装置 | |
| JP2502400B2 (ja) | アクティブマトリクス表示装置 | |
| KR20010064400A (ko) | 데이터 라인 오픈 리페어용 수단이 구비된 박막트랜지스터 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |