JPH02276338A - サイクリックディジタル情報伝送受信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、サイクリックディジタル情報伝送受信装置に
関し、更に詳しくはディジタル情報を伝送するシステム
においてサイクリックに順次伝送される情報を受信する
のに用いられるサイクリックディジタル情報伝送受信装
置に関する。

〔従来の技術］ サイクリックディジタル情報伝送受信装置は、同期ワー
ドに続き情報を時分割多重化して伝送するシステムにお
いて、サイクリックに順次伝送される情報を受信する受
信装置である。

この種のシステムにおけるサイクリックディジタル情報
伝送受信装置は、従来は、システムにおける伝送フォー
マントの種類を考慮して設計されており、１ワードのビ
ット数の違いによる方式毎、それぞれの方式に対応した
受信部を用意するという構成を採用するのが一般的であ
る。

すなわち、従来から、サイクリックディジタル情報伝送
受信装置における伝送フォーマットでは、■ワードのビ
ット数が例えば４０ピント、４４ビ、、ト、６０ビツト
等のように、適用するシステムの相違などに応じ、１ワ
ードのビット数に違いがあり、このようにデータフォー
マット構成に相違があるときは、それぞれの方式に対応
した受信部を用意することにより、目的の方式にあった
サイクリ・ンクディジタル情報伝送受信装置を得るよう
にしている。

第４図は、後記するように、本発明の一実施例装置での
説明に供するフォーマット図であるが、上述した１ワー
ドのビット数の相違についての状態も併せて示されてい
る。すなわち、第４図（ｂ）のように４０ビット方式ワ
ード構成の場合は、（ｉ）の同期ワード、（１１）の情
報ワードとも４０ビツト構成であり、これらにより第４
図（ａ）に示すようなフレームが構成され、伝達される
ことになる。

第４図（ｃ）、　　（ｄ）の４４ビット方式ワード構成
、６４ビット方式ワード構成のものも、これに準じてお
り、１ワードはそれぞれ４４ビツト、６４ビツトで構成
されることになり、従来は、このように１ビツトのワー
ド数が４０ビツト、４４ビツト、６４ビツト等であると
き、それぞれの方式にあった受信部を用意することにな
る。

〔発明が解決しようとする課題］ しかし、従来の手法にあっては、複数の互いに異なる伝
送フォーマットのいずれでも受信できるようにしようと
する場合にその対応性に難があり、特に１システムで複
数の方式が混在するようなケースの場合には不都合はよ
り大きくなる。

すなわち、上述した従来のサイクリックディジタル情報
伝送受信装置では、既述の如く、一般には、１ワードの
ビット数の違いによる方式毎の受信部を用意するように
して装置を構成するか、あるいはまた、１種類の受信部
で複数の方式をサポートしたものに対して所望の設定を
施した受信部を用意することにより、装置を構成するも
のであり、従って、１つのシステムで複数の方式が混在
する場合、前者のもの、ではそれぞれの受信部を用意す
るようにしなければならず、また後者の方法によるもの
にあっては、すなわち複数の方式をサポートした受信部
では回線毎に設定しなければならない。

このように、いずれの場合でも、複数のフォーマント構
成による方式での対応性は十分とはいえない。

本発明の目的は、上述した従来の欠点を除去し、データ
フォーマット構成による方式の相違にとられれないサイ
クリックディジタル情報伝送受信装置を提供することに
ある。

〔課題を解決するための手段〕

本発明のサイクリックディジタル情報伝送受信装置は、 復調器の次段に受信制御部を備えており、受信制御部に
復調器の出力信号が入力されると共に、受信制御部は複
数の同期パタンを検出可能な同期パタン検出機能及びそ
の同期パタン検出機能により検出された同期パタンに対
応した複数の伝送フォーマントでの受信機能を有するこ
とを特徴としている。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例のサイクリックディジタル情
報伝送受信装置における受信制御部の主要部のブロック
図を示し、また、第２図はサイクリックディジタル情報
伝送受信装置の構成ブロック図である。

一般に、サイクリックディジタル情報伝送受信装置は第
２図のブロック図で表すことができる。

第２図のサイクリックディジタル情報伝送受信装置は、
図に示すように、復調部（ＤＥＭ）２１と、復調部２１
の次段に配置される受信制御部（Ｓ／Ｐ）と、中央処理
部（ＣＰＵ）２３と、外部インタフェース部（１／Ｆ）
２４とを備える。

上記構成での動作は、基本的には次の通りである。すな
わち、第２図において、復調部２１で復調されたシリア
ル信号は、受信制御部２２に入力され、受信制御部２２
で直並列変換、同期の確立、パリティ検定、反転運送照
合等を行い、次段の中央処理部２３に信号を渡す。

この受信制御部２２の主要部のブロック図を第１図に示
しである。

本実施例では、第１図に示すように、前段からの復調出
力信号であるシリアル信号１３が供給されるタイミング
抽出回路（ＴＩＭＩＮＧ）１２と、シリアル信号１３及
びタイミング抽出回路１２からの入力タイミング信号１
４が供給されるマイクロプロセッサユニット（ＭＰＵ）
１１とが設けられ、マイクロプロセッサユニット１１の
出力が次段出力信号１５として送出されるようになって
いる。

このように、本実施例のサイクリックディジタル情報伝
送受信装置は、復調器の次段に位置する受信制御部の構
成においてマイクロプロセッサを使用し、そのファーム
ウェア制御により複数のフォーマット構成による方式に
対応可能ならしめるものであり、第２図のマイクロプロ
セッサユニット１１により、複数の同期パタンの検出機
能及びその同期パタン検出機能により検出された同期パ
タンに対応した複数の伝送フォーマットでの受信機能を
実現するようにしている。

すなわち、ファームウェア制御により、複数の同期パタ
ン検出機能を有し、その同期パタン検出機能により検出
された同期パタンに対応した受信制御機能の動作モード
を決定するものである。ここで、受信制御機能とは、一
般に、サイクリックディジタル情報伝送受信装置におけ
る先に触れた信号の直並列変換、同期の確立、パリティ
検定、反転運送照合等を指すものであり、このような受
信制御機能の動作モードが同期パタンに応じ選択的にか
つ自動的に設定される。

具体的には、後述の第３図にその一例を示すプログラム
処理に従って動作モードの設定が実行され、既述した第
４図（ｂ）〜（ｄ）に示すようなビット構成の異なるフ
ォーマットであっても各フォーマットに従った受信制御
動作を可能にするように制御が実行される。

以下、第３図及び第４図をも参照して更に具体的に説明
する。

第３図は本発明に従うサイクリックディジタル情報伝送
受信装置での受信制御部のファームウェアにおけるイニ
シャル処理の一部の流れ図であり、また、第４図は既に
述べたようにフォーマット例を示すフォーマット図であ
る。

第１図において、前段で復調して得たシリアル信号１３
は、タイミング抽出回路１２による入力タイミング信号
１４に同期してマイクロプロセッサユニット１１に入力
され、ここで、内部のファームウェア制御により、直並
列変換、パリティ検出、反転運送照合等が行われる。

このような受信制御機能の実行にあたり、マイクロプロ
セッサユニット１１では、予め設定した各方式固有の同
期パタンを利用し、第３図に示すような同期パタン検出
、方式判別、動作モード設定（ステップ３０１〜３０３
）の各処理を行い、対応するフォーマットに従った受信
制御動作となるようにする。

利用する同期パタンは、他の情報ワードでは現れること
のないビット配列に選定されており、この同期パタンの
一例を第４図に示す。第４図に示す通り、同期パタンは
、２個の２進「１」の間にｒ□、をＮ個挿入することに
より、ユニークパクンを構成する。

挿入する「０」の個数は、それぞれの方式で異ならしめ
てあり、４０ビット方式では２２個（第４図（ｂ）（ｉ
））、４４ビット方式では４２個（第４図（ｃ）（ｉ）
）、６４ビット方式では６２個（第４図（ｄ）（ｉ））
である。

マイクロプロセッサユニット１１は、このような各方式
に固有の同期パタンで方式を識別し、最初に検出した同
期パタンの種類を内部登録することにより動作モードを
決定するものであり、第３図のステップ３０３において
、−度、動作モードが決定されると、以降各フォーマッ
トに従った受信制御動作になる。

このように、サイクリックディジタル情報伝送受信装置
において、復調器の次段に、その出力信号を入力し、複
数の同期パタンの同期パタン検出機能及びこの同期パタ
ン検出機能により検出された同期パタンに対応した複数
の伝送フォーマットでの受信機能を有する受信制御部を
構成要素にもつときは、次のようにして検出同期パタン
に対応した伝送フォーマットの受信モードで動作し、た
とえ１システムにおいて第４図（ｂ）〜（ｄ）の方式が
混在する場合でも、いずれの伝送フォーマットでも受信
可能ならしめる。

すなわち、上記構成のサイクリックディジタル情報伝送
受信装置を適用したシステムが立ち上がると、マイクロ
プロセッサユニット１１はシリアル信号１３を１ビツト
ずつ入力し、その都度、他の情報ワードでは現れること
のないビット配列（ユニークパタン）である内部登録さ
れた同期パタンと照合スる。マイクロプロセッサユニッ
ト１１は、既述したように、最初に検出した同期パタン
の種類を内部登録することにより動作モードを決定する
ものであり、第３図の処理に従って、−度、動作モード
が決定されれば、以降各フォーマットに従った受信制御
動作になり、従って複数の伝送フォーマットでも容易に
受信できるように制御することが可能であり、高い対応
性が得られる。

〔発明の効果］ 以上説明したように、本発明によれば、複数の同期パタ
ンの検出機能ををし、その同期パタンに対応した伝送フ
ォーマットの受信モードで動作する機能を有することに
より、システムにおける伝送フォーマットの種類を考慮
せず、そのいずれの伝送フォーマットでも受信可能なら
しめるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係るサイクリックディジタ
ル情報伝送受信装置における受信制御部の主要部のブロ
ック図、 第２図はサイクリックディジタル情報伝送受信装置の構
成ブロック図、 第３図は本実施例のサイクリックディジタル情報伝送受
信装置の受信制御部のファームウェアにおけるイニシャ
ル処理の一部の流れ図、第４図は本発明の説明に供する
伝送フォーマット例を示すフォーマット図である。 １１・・・・・マイクロプロセッサユニット１２・・・
・・タイミング抽出回路 １３・・・・・シリアル信号 １４・・・・・入力タイミング信号 １５・・・・・次段出力信号 ２１・・・・・復調部 ２２・・・・・受信制御部 ２３・・・・・中央処理部 ２４・・・・・外部インタフェース部 第 ■ 図 第 図 第 図

Claims (1)

【特許請求の範囲】
1. （１）復調器の次段に受信制御部を備えており、受信制
   御部に復調器の出力信号が入力されると共に、受信制御
   部は複数の同期パタンを検出可能な同期パタン検出機能
   及びその同期パタン検出機能により検出された同期パタ
   ンに対応した複数の伝送フォーマットでの受信機能を有
   することを特徴とするサイクリックディジタル情報伝送
   受信装置。