JPH02277154A - Ｉ／ｏ命令受付け可能通知方式 - Google Patents
Ｉ／ｏ命令受付け可能通知方式Info
- Publication number
- JPH02277154A JPH02277154A JP1099783A JP9978389A JPH02277154A JP H02277154 A JPH02277154 A JP H02277154A JP 1099783 A JP1099783 A JP 1099783A JP 9978389 A JP9978389 A JP 9978389A JP H02277154 A JPH02277154 A JP H02277154A
- Authority
- JP
- Japan
- Prior art keywords
- command
- cpu
- instruction
- control unit
- acceptable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 4
- 241000270708 Testudinidae Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はＣＰＵとＩ／Ｏ制御部との間のＩ／Ｏ命令に関
し、特にそのリトライ方式に関する。
し、特にそのリトライ方式に関する。
（従来の技術）
従来、ＣＰＵからＩ／Ｏ制御部に対してＩ／Ｏ命令を発
行し、工／Ｏ制御部からＣＰＵに対して一時使用中の応
答が返された場合には、ＣＰＵは規定回数だけリトライ
されるように構成されていた。
行し、工／Ｏ制御部からＣＰＵに対して一時使用中の応
答が返された場合には、ＣＰＵは規定回数だけリトライ
されるように構成されていた。
第２図は、従来のりトライ方式におけるＣＰＵとＩ／Ｏ
制御部との間の動きを示す概念図である。
制御部との間の動きを示す概念図である。
第２図において、ＣＰＵからＩ／Ｏ制御部に対してＩ／
Ｏ命令が出力されて、工／Ｏ制御部が一時使用中（ＮＡ
Ｋ）の否定応答を返すと、ＣＰＵは肯定応答（ＡＣＫ）
を受付けるまで＋７ ）ライと４返している。
Ｏ命令が出力されて、工／Ｏ制御部が一時使用中（ＮＡ
Ｋ）の否定応答を返すと、ＣＰＵは肯定応答（ＡＣＫ）
を受付けるまで＋７ ）ライと４返している。
（発明が解決しようとする課＠）
上述した従来の方式では、リトライ回数は理想的には無
限大であることが望まれる。しかし、Ｉ／Ｏ制御部側の
ハードウェアに障害が発生した場合には、リトライ回数
を無限とすると不都合があるので、有限回に設定される
という欠点がある。
限大であることが望まれる。しかし、Ｉ／Ｏ制御部側の
ハードウェアに障害が発生した場合には、リトライ回数
を無限とすると不都合があるので、有限回に設定される
という欠点がある。
本発明の目的は、Ｉ／Ｏ制御部側に一時使用中の応答を
返したときの識別子を設け、Ｉ／Ｏ命令が受付は可能と
なった時点ですべてのＣＰＵＫ対してＩ／Ｏ命令の受信
可能の通知を出すことｋよシ上記欠点を除去し、リトラ
イ回数の制限を緩和できるように構成したＩ／Ｏ命令受
付は可能通知方式を提供する仁とにある。
返したときの識別子を設け、Ｉ／Ｏ命令が受付は可能と
なった時点ですべてのＣＰＵＫ対してＩ／Ｏ命令の受信
可能の通知を出すことｋよシ上記欠点を除去し、リトラ
イ回数の制限を緩和できるように構成したＩ／Ｏ命令受
付は可能通知方式を提供する仁とにある。
（課題を解決するための手段）
本発明によるＩ／Ｏ命令受付は可能通知方式は、１台以
上のＣＰＵと、Ｉ／Ｏ制御部とを具備して構成したもの
である。
上のＣＰＵと、Ｉ／Ｏ制御部とを具備して構成したもの
である。
１台以上のＣＰＵは、それぞれＩ／Ｏ命令を送出した後
にＩ／Ｏ命令の受付は可能通知を受けてリトライを実行
するためのものである。
にＩ／Ｏ命令の受付は可能通知を受けてリトライを実行
するためのものである。
Ｉ／Ｏ制御部は、ＣＰＵからＩ／Ｏ命令を受けたならば
必要に応じて一時使用中の応答を返し、その後でＩ／Ｏ
命令の受付けが可能となった時点で、１台以上のＣＰＨ
のすべてに対して識別子からＩ／Ｏ命令の受信可能の通
知を出すための亀のである。
必要に応じて一時使用中の応答を返し、その後でＩ／Ｏ
命令の受付けが可能となった時点で、１台以上のＣＰＨ
のすべてに対して識別子からＩ／Ｏ命令の受信可能の通
知を出すための亀のである。
（実ｍ例）
次に、本発明について図面を参照して説明する。
第１図は、本発明によるＩ／Ｏ命令の受付は可能通知方
式におけるＣＰＵとＩ／Ｏ制御部との間の動きを示す概
念図である。
式におけるＣＰＵとＩ／Ｏ制御部との間の動きを示す概
念図である。
本発明ＫＴｈいては、簡単のために一つのＣＰＵと、一
つのＩ／Ｏ制御部だけを想定している。
つのＩ／Ｏ制御部だけを想定している。
第１図において、ＣＰＵからＩ／Ｏ制御部に対してＩ／
Ｏ命令が出力されると、工／Ｏ制御部は必要に応じて一
時使用中（ＮＡＫ）の否定応答を返すと同時に、−時使
用中（ＮＡＫ）の否定応答を返したという情報を保持し
ておき、Ｉ／Ｏ命令の受付けが可能になった時点で、Ｃ
ＰＵに対してＩ／Ｏ命令受付は可能の通知を出力する。
Ｏ命令が出力されると、工／Ｏ制御部は必要に応じて一
時使用中（ＮＡＫ）の否定応答を返すと同時に、−時使
用中（ＮＡＫ）の否定応答を返したという情報を保持し
ておき、Ｉ／Ｏ命令の受付けが可能になった時点で、Ｃ
ＰＵに対してＩ／Ｏ命令受付は可能の通知を出力する。
ＣＰＵは、この時点で初めてリトライを行う。このよう
に、ＣＰＵはＩ／Ｏ制御部に対して無駄なりトライを減
らすことができる。
に、ＣＰＵはＩ／Ｏ制御部に対して無駄なりトライを減
らすことができる。
（発明の効果）
以上説明したように本発明は、Ｉ／Ｏ制御部に一時使用
中の応答を返したときの識別子を設け、ＣＰＵからのＩ
／Ｏ命令に対して一時使用中の応答を返した後、工／Ｏ
命令の受付けが可能となった時点でＣＰＵＫ対してＩ／
Ｏ命令受付は可能を通知するととによυ、ＣＰＵでは上
記通知を受けたときにリトライを行うので、無駄なりト
ライを減することができるという効果がある。
中の応答を返したときの識別子を設け、ＣＰＵからのＩ
／Ｏ命令に対して一時使用中の応答を返した後、工／Ｏ
命令の受付けが可能となった時点でＣＰＵＫ対してＩ／
Ｏ命令受付は可能を通知するととによυ、ＣＰＵでは上
記通知を受けたときにリトライを行うので、無駄なりト
ライを減することができるという効果がある。
第１図は、本発明によるＩ／Ｏ命令受付は可能通知方式
におけるＣＰＵとＩ／Ｏ制御部との間の動きを示す概念
図である。 第゛２図は、従来のりトライ方式におけるＣＰＵとＩ／
Ｏ制御部との間の動きを示す概念図である。
におけるＣＰＵとＩ／Ｏ制御部との間の動きを示す概念
図である。 第゛２図は、従来のりトライ方式におけるＣＰＵとＩ／
Ｏ制御部との間の動きを示す概念図である。
Claims (1)
- それぞれＩ／Ｏ命令を送出した後に前記Ｉ／Ｏ命令の受
付け可能通知を受けてリトライを実行するための１台以
上のＣＰＵと、前記ＣＰＵから前記Ｉ／Ｏ命令を受けた
ならば必要に応じて一時使用中の応答を返し、その後で
前記Ｉ／Ｏ命令の受付けが可能となつた時点で前記１台
以上のＣＰＵのすべてに対して識別子から前記Ｉ／Ｏ命
令の受信可能の通知を出すためのＩ／Ｏ制御部とを具備
して構成したことを特徴とするＩ／Ｏ命令受付け可能通
知方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1099783A JPH02277154A (ja) | 1989-04-18 | 1989-04-18 | Ｉ／ｏ命令受付け可能通知方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1099783A JPH02277154A (ja) | 1989-04-18 | 1989-04-18 | Ｉ／ｏ命令受付け可能通知方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02277154A true JPH02277154A (ja) | 1990-11-13 |
Family
ID=14256539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1099783A Pending JPH02277154A (ja) | 1989-04-18 | 1989-04-18 | Ｉ／ｏ命令受付け可能通知方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02277154A (ja) |
-
1989
- 1989-04-18 JP JP1099783A patent/JPH02277154A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5081701A (en) | System for controlling data transfer using transfer handshake protocol using transfer complete and transfer inhibit signals | |
| JPH02277154A (ja) | Ｉ／ｏ命令受付け可能通知方式 | |
| EP0180299B1 (en) | Error detection system for a data processing apparatus | |
| EP0288191B1 (en) | Method and apparatus for data transfer handshake pipelining | |
| JPH04139556A (ja) | リトライ制御方式 | |
| JPS6172432A (ja) | 通信制御方式 | |
| JPS63228255A (ja) | バス中継装置 | |
| JPS63280364A (ja) | デ−タ転送制御方式 | |
| JPH04199315A (ja) | 計算機システムにおける時刻設定処理方式 | |
| JPH05344138A (ja) | データ伝送制御装置 | |
| JPH01145748A (ja) | デバイスドライバのデータ転送方式 | |
| JPH0474747B2 (ja) | ||
| JPS63195437U (ja) | ||
| JPS597971B2 (ja) | 入出力装置の制御方式 | |
| JPH0227460A (ja) | 割り込み保留レジスタ制御方式 | |
| JPS6165345A (ja) | チヤネル処理方式 | |
| JPH0351936A (ja) | 入出力制御システム | |
| JPS6123264A (ja) | 通信処理装置 | |
| JPH0362149A (ja) | データ通信システム | |
| JPS62143154A (ja) | 入出力制御装置 | |
| JPH04139555A (ja) | バス中継装置 | |
| JPH043699B2 (ja) | ||
| JPS6412365A (en) | Interface device | |
| JPH04362835A (ja) | データ転送方法 | |
| JPS6212549B2 (ja) |