JPH0227460A - 割り込み保留レジスタ制御方式 - Google Patents
割り込み保留レジスタ制御方式Info
- Publication number
- JPH0227460A JPH0227460A JP17703888A JP17703888A JPH0227460A JP H0227460 A JPH0227460 A JP H0227460A JP 17703888 A JP17703888 A JP 17703888A JP 17703888 A JP17703888 A JP 17703888A JP H0227460 A JPH0227460 A JP H0227460A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- adapter
- information
- processing unit
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
複数の入出力装置を擁するＩ／Ｏアダプタがシステムバ
スを介して中央処理装置に接続されている系の人出力割
込みの制御に関し、入出力装置側からの割込み要求が多
発した際のシテスムバスの負荷の軽減を目的とし、Ｉ／
Ｏアダプタに、中央処理装置に対して発するコマンドの
内、前記割込み保留レジスタに対して割込み要求情報の
セットを行なうためのコマンド以外のコマンドで転送す
るデータと共に中央処理装置内の割込み保留レジスタに
セットする情報を転送する手段を設けると共に、中央処
理装置に、該情報を受信したとき割込み保留レジスタを
セットする手段を設けることにより構成する。
スを介して中央処理装置に接続されている系の人出力割
込みの制御に関し、入出力装置側からの割込み要求が多
発した際のシテスムバスの負荷の軽減を目的とし、Ｉ／
Ｏアダプタに、中央処理装置に対して発するコマンドの
内、前記割込み保留レジスタに対して割込み要求情報の
セットを行なうためのコマンド以外のコマンドで転送す
るデータと共に中央処理装置内の割込み保留レジスタに
セットする情報を転送する手段を設けると共に、中央処
理装置に、該情報を受信したとき割込み保留レジスタを
セットする手段を設けることにより構成する。
本発明は情報処理装置における中央処理装置内に設けら
れた割込み保留レジスタの制御方式％式％ 複数の入出力装置を擁するＩ／Ｏアダプタがシテスムバ
スを介して中央処理装置に接続されていて、該システム
バスを用いてＩ／Ｏアダプタと中央処理装置間の情報転
送、および、中央処理装置内の割込み保留レジスタへの
割り込み要求情報のセットを行なう如く構成された系に
おける割込み保留レジスタの制御方式に係る。
れた割込み保留レジスタの制御方式％式％ 複数の入出力装置を擁するＩ／Ｏアダプタがシテスムバ
スを介して中央処理装置に接続されていて、該システム
バスを用いてＩ／Ｏアダプタと中央処理装置間の情報転
送、および、中央処理装置内の割込み保留レジスタへの
割り込み要求情報のセットを行なう如く構成された系に
おける割込み保留レジスタの制御方式に係る。
第４図は６本発明が適用される系の構成の例を示す図で
あって、５０は中央処理装置（以下ＣＰＵとも言う。図
においてもＣＰＵと記載している）、５１はメモリ、５
２はシステムバス、５３．５４はＩ／Ｏアダプタ、５５
．５６はＩ／Ｏバス、５７．５８は入出力装置（以下Ｉ
／Ｏとも言う。図においてもＩｌｏと記載している）、
５９は割込み保留レジスタ（以下割込みベンディング・
ラッチとも言う）を表わしている。
あって、５０は中央処理装置（以下ＣＰＵとも言う。図
においてもＣＰＵと記載している）、５１はメモリ、５
２はシステムバス、５３．５４はＩ／Ｏアダプタ、５５
．５６はＩ／Ｏバス、５７．５８は入出力装置（以下Ｉ
／Ｏとも言う。図においてもＩｌｏと記載している）、
５９は割込み保留レジスタ（以下割込みベンディング・
ラッチとも言う）を表わしている。
同図に示したような構成の系において、従来の、一連の
１／Ｏ割込み処理は第５図のタイムチャートに示すよう
な手順で行なわれていた。
１／Ｏ割込み処理は第５図のタイムチャートに示すよう
な手順で行なわれていた。
以下、同図に基づいて１／Ｏ割込み処理の手順を説明す
る。
る。
なお、図中の■〜■はタイミングを表わしており、以下
の説明中の■〜■の表示に対応する。
の説明中の■〜■の表示に対応する。
Ｉ／Ｏアダプタの下に接続されているＩｌｏがＣＰＵに
対して割込む場合、■Ｉ／ＯはＩ／Ｏバスの割込要求信
号を有効とする。
対して割込む場合、■Ｉ／ＯはＩ／Ｏバスの割込要求信
号を有効とする。
Ｉ／ＯアダプタはＩｌｏを監視しており、■Ｉ／Ｏの割
込み要求信号が有効となるとシテスムバスを使用して、
ＣＰＵに対して、ＣＰＵ内にありそのＩ／Ｏアダプタに
割当てられている割込みベンディング・ラッチを有効と
するコマンドを発行して割込みを要求する。これにより
ＣＰＵ内の割込みベンディング・ラッチは有効となる。
込み要求信号が有効となるとシテスムバスを使用して、
ＣＰＵに対して、ＣＰＵ内にありそのＩ／Ｏアダプタに
割当てられている割込みベンディング・ラッチを有効と
するコマンドを発行して割込みを要求する。これにより
ＣＰＵ内の割込みベンディング・ラッチは有効となる。
■ＣＰＵは処理と処理の間に割込み要因がないかどうか
確認し、割込みベンディング・ラッチが有効で、しかも
、他にそれより重要な割込み要因がなければ、対応する
割込みベンディング・ラッチを無効とし、システムバス
を使用して、Ｉ／Ｏアダプタに対し、割込み応答を指示
する。
確認し、割込みベンディング・ラッチが有効で、しかも
、他にそれより重要な割込み要因がなければ、対応する
割込みベンディング・ラッチを無効とし、システムバス
を使用して、Ｉ／Ｏアダプタに対し、割込み応答を指示
する。
■Ｉ／ＯアダプタはＣＰＵから割込み応答を指示される
とＩ／Ｏバスを使用して、Ｉｌｏに対し、割込みを許可
する。■この時、割込み許可と同時にＩ／Ｏバスを使用
して、どのＩｌｏが割込みを要求したかを示すベクタを
読みだす。割込みを要求したＩｌｏはＩ／Ｏバスにベク
タを送出しなくてはならない。その時、その■／Ｏは割
込み要求信号を無効とする。
とＩ／Ｏバスを使用して、Ｉｌｏに対し、割込みを許可
する。■この時、割込み許可と同時にＩ／Ｏバスを使用
して、どのＩｌｏが割込みを要求したかを示すベクタを
読みだす。割込みを要求したＩｌｏはＩ／Ｏバスにベク
タを送出しなくてはならない。その時、その■／Ｏは割
込み要求信号を無効とする。
■ベクタを読みだしたＩ／Ｏアダプタはシステムバスを
使用して、ＣＰＵに対して、ベクタを送出する。
使用して、ＣＰＵに対して、ベクタを送出する。
これにより、ＣＰＵはどのＩｌｏが割込んだのかが判断
できるので、適切な処理を開始する。
できるので、適切な処理を開始する。
これがＩｌｏの割込みの一連の処理である。
また、ベクタを読んだ時点で、割込み要求信号がまだ有
効ならば、他のＩｌｏが割込みを要求しているので、Ｉ
／Ｏアダプタは、以後、上記と同様の手順で割込み処理
を開始する。
効ならば、他のＩｌｏが割込みを要求しているので、Ｉ
／Ｏアダプタは、以後、上記と同様の手順で割込み処理
を開始する。
上述したように、従来の方式においては、Ｉｌｏの割込
み要求の都度、各割り込み要求ごとにシステムバスを使
用するため、Ｉｌｏから頻繁に割込みが発生するような
ときは、システムバスの負荷が非常に大きくなると言う
問題点があった。
み要求の都度、各割り込み要求ごとにシステムバスを使
用するため、Ｉｌｏから頻繁に割込みが発生するような
ときは、システムバスの負荷が非常に大きくなると言う
問題点があった。
本発明は、このような従来の問題点に鑑み、システムバ
スの負荷を軽減せしめ得る１／Ｏ割り込みに係る割り込
み保留レジスタの制御方式を提供することを目的として
いる。
スの負荷を軽減せしめ得る１／Ｏ割り込みに係る割り込
み保留レジスタの制御方式を提供することを目的として
いる。
本発明によれば、上述の目的は前記特許請求の範囲に記
載した手段により達成される。すなわち、本発明は、複
数の入出力装贋を擁するＩ／Ｏアダプタがシステムバス
を介して中央処理装置に接続されていて、 該システムバスを用いてＩ／Ｏアダプタと中央処理装置
間の情報転送、および、中央部Ｎ装置内の割込み保留レ
ジスタへの割り込み要求情報のセットを行なう如く構成
された系において、Ｉ／Ｏアダプタに、中央処理装置に
対して発するコマンドの内、前記割込み保留レジスタに
対して割り込み要求情報のセットを行なうためのコマン
ド以外のコマンドで転送するデータと共に中央処理装置
内の割込み保留レジスタにセットする情報を転送する手
段を設けると共に、中央処理装置に、該情報を受信した
とき割込み保留レジスタをセットする手段を設けた割込
み保留レジスタ制御方式である。
載した手段により達成される。すなわち、本発明は、複
数の入出力装贋を擁するＩ／Ｏアダプタがシステムバス
を介して中央処理装置に接続されていて、 該システムバスを用いてＩ／Ｏアダプタと中央処理装置
間の情報転送、および、中央部Ｎ装置内の割込み保留レ
ジスタへの割り込み要求情報のセットを行なう如く構成
された系において、Ｉ／Ｏアダプタに、中央処理装置に
対して発するコマンドの内、前記割込み保留レジスタに
対して割り込み要求情報のセットを行なうためのコマン
ド以外のコマンドで転送するデータと共に中央処理装置
内の割込み保留レジスタにセットする情報を転送する手
段を設けると共に、中央処理装置に、該情報を受信した
とき割込み保留レジスタをセットする手段を設けた割込
み保留レジスタ制御方式である。
従来は１／Ｏ割り込みの処理に際し、ＣＰＵ内の割込み
保留レジスタに情報をセットするときは、Ｉ／Ｏアダプ
タがその都度、割込み保留レジスタに情報をセットする
ための専用のコマンドを発行することにより、処理が成
されていた。
保留レジスタに情報をセットするときは、Ｉ／Ｏアダプ
タがその都度、割込み保留レジスタに情報をセットする
ための専用のコマンドを発行することにより、処理が成
されていた。
本発明においては、Ｉ／Ｏアダプタが上記コマンド以外
のコマンドを発行する際に、該コマンドで転送する情報
の他に、割込み保留レジスタをセットする情報を転送す
ることによって、システムバスを効率的に使用すること
を可能ならしめたものである。
のコマンドを発行する際に、該コマンドで転送する情報
の他に、割込み保留レジスタをセットする情報を転送す
ることによって、システムバスを効率的に使用すること
を可能ならしめたものである。
例えばＩ／Ｏアダプタが、ＣＰＵに対しペクタを送出す
るコマンドで、ペクタ情報以外に、割込みベンディング
・ラッチのセット情報も同時に送出するようにすること
が可能であり、ペクタ情報以外の情報を、ＣＰＵ−１／
Ｏアダプタ間で通信するコマンドでも割込みベンディン
グ・ラッチのセット情報を同時に送出することによって
、鎖側込みベンディング・ラッチをセットすることがで
きる。
るコマンドで、ペクタ情報以外に、割込みベンディング
・ラッチのセット情報も同時に送出するようにすること
が可能であり、ペクタ情報以外の情報を、ＣＰＵ−１／
Ｏアダプタ間で通信するコマンドでも割込みベンディン
グ・ラッチのセット情報を同時に送出することによって
、鎖側込みベンディング・ラッチをセットすることがで
きる。
第１図は本発明の一実施例を示すブロック図である。
同図において、１はＣＰＵ、２は割込みベンディング・
ラッチ、３は割込み情報制御部、４はメモリ、５はシス
テムバス、６．８はＩ／Ｏアダプタ、７．９は転送デー
タ制御部、１Ｇ、１１はＩｌｏ、１２．１３はＩ／Ｏパ
スを表わしている。
ラッチ、３は割込み情報制御部、４はメモリ、５はシス
テムバス、６．８はＩ／Ｏアダプタ、７．９は転送デー
タ制御部、１Ｇ、１１はＩｌｏ、１２．１３はＩ／Ｏパ
スを表わしている。
同図中１／Ｏアダプタ６および８の転送データ制御１１
ｉ９Ｂ？あるいは９は、従来の割込みベンディング・ラ
ッチに情報をセットするためのコマンド以外のコマンド
でデータを転送する際に、該データと共に割込みベンデ
ィング・ラッチにセットする要求情報を送出する機能を
有している。
ｉ９Ｂ？あるいは９は、従来の割込みベンディング・ラ
ッチに情報をセットするためのコマンド以外のコマンド
でデータを転送する際に、該データと共に割込みベンデ
ィング・ラッチにセットする要求情報を送出する機能を
有している。
また、ｃｒｔｒ ｔに設けられた割込み情報制御部３は
、割込みベンディング・ラッチに情報をセットするため
のコマンド以外のコマンドで送られて来た割込みベンデ
ィング・ラッチにセットすべき情報を検出して、割込み
ベンディング・ラッチ２にセットする。
、割込みベンディング・ラッチに情報をセットするため
のコマンド以外のコマンドで送られて来た割込みベンデ
ィング・ラッチにセットすべき情報を検出して、割込み
ベンディング・ラッチ２にセットする。
第２図は本実施例の動作の例を示すタイムチャートであ
る。
る。
以下同図に基づいて本発明の上記実施例の動作について
説明する。
説明する。
なお、間中■〜■はタイミングを表わしており、以下の
説明中の■〜■に対応している。
説明中の■〜■に対応している。
Ｉ／Ｏアダプタの下に接続されているＩｌｏかＣＰＵに
対して割込む場合、■Ｉ／○は■／Ｏバスの割込要求信
号を有効とする。
対して割込む場合、■Ｉ／○は■／Ｏバスの割込要求信
号を有効とする。
■／○アダプタはＩｌｏを監視しており、■！／Ｏの割
込み要求信号が有効となるとシステムバスを使用して、
ＣＰＵに対して、ＣＰＵ内にありそのＩ／Ｏアダプタに
割当てらでいる割込みベンディング・ラッチを有効とす
るコマンドを発行して割込みを要求する。これによりＣ
ＰＵ内の割込みベンディング・ラッチは有効となる。
込み要求信号が有効となるとシステムバスを使用して、
ＣＰＵに対して、ＣＰＵ内にありそのＩ／Ｏアダプタに
割当てらでいる割込みベンディング・ラッチを有効とす
るコマンドを発行して割込みを要求する。これによりＣ
ＰＵ内の割込みベンディング・ラッチは有効となる。
■ＣＰＵは処理と処理の間に割込み要因がないかどうか
ｖｆｉ誌し、割込みベンディング・ラッチが有効で、し
かも、他にそれより重要な割込み要因がなければ、対応
する割込みベンディング・ラッチを無効とし、システム
バスを使用して、ｌ／Ｏアダプタに対し、割込み応答を
指示する。
ｖｆｉ誌し、割込みベンディング・ラッチが有効で、し
かも、他にそれより重要な割込み要因がなければ、対応
する割込みベンディング・ラッチを無効とし、システム
バスを使用して、ｌ／Ｏアダプタに対し、割込み応答を
指示する。
■Ｉ／Ｏｌ／ＯアダプタＵから割込み応答を指示される
とＩ／Ｏバスを使用して、Ｉｌｏに対し、割込みを許可
する。
とＩ／Ｏバスを使用して、Ｉｌｏに対し、割込みを許可
する。
以上迄の処理については従来の場合と同様である。
次に同図の■の状態でｌ／Ｏアダプタは、Ｉ／Ｏバスか
らベクタを取り込む。この時、ｌ／ＯアダプタがＩ／Ｏ
パスの割込み要求信号の状態を認識して、システムバス
を使用してベクタと割込みベンディング・ラッチのセッ
ト情報を送出する。
らベクタを取り込む。この時、ｌ／ＯアダプタがＩ／Ｏ
パスの割込み要求信号の状態を認識して、システムバス
を使用してベクタと割込みベンディング・ラッチのセッ
ト情報を送出する。
■ＣＰＵは、ベクタを受取り、割込みベンディング・ラ
ッチのセット情報により、内部の割込みベンディング・
ラッチをセットする。
ッチのセット情報により、内部の割込みベンディング・
ラッチをセットする。
また、割込み処理以外の時にも、ＣＰＵ−ｌ／Ｏアダプ
タ間で通信する場合は同様に、割込みベンディング・ラ
ッチのセット情報に従って、内部の割込みベンディング
・ラッチをセットすることが可能である。
タ間で通信する場合は同様に、割込みベンディング・ラ
ッチのセット情報に従って、内部の割込みベンディング
・ラッチをセットすることが可能である。
第３図はこのような例としてＣＰＵがｌ／Ｏアダプタの
内部レジスタの読み出しを行う場合の動作をタイムチャ
ートとして示している。
内部レジスタの読み出しを行う場合の動作をタイムチャ
ートとして示している。
以上、説明したように本発明によれば、２つ以上のＩｌ
ｏから同時に割込が要求された場合、ｌ／Ｏアダプタは
最初のＩｌｏの割込み処理が終了する時、ＣＰＵにベク
タと同時に割込みベンディング・ラッチのセット情報を
送出し、ＣＰＵはそれに従い内部の割込みベンディング
・ラッチをセットするので、ｌ／Ｏアダプタは次のＩｌ
ｏの割込み処理を開始する為に、システムバスを使用し
て、割込みベンディング・ラッチを有効とするための専
用のコマンドを発行することなく目的を達することがで
きる。
ｏから同時に割込が要求された場合、ｌ／Ｏアダプタは
最初のＩｌｏの割込み処理が終了する時、ＣＰＵにベク
タと同時に割込みベンディング・ラッチのセット情報を
送出し、ＣＰＵはそれに従い内部の割込みベンディング
・ラッチをセットするので、ｌ／Ｏアダプタは次のＩｌ
ｏの割込み処理を開始する為に、システムバスを使用し
て、割込みベンディング・ラッチを有効とするための専
用のコマンドを発行することなく目的を達することがで
きる。
また、割込み処理以外の時も、ＣＰＵ−ｌ／Ｏアダプタ
間で通信する場合は同様に、割込みベンディング・ラッ
チのセット情報に従って、内部の割込みベンディング・
ラッチがセットされるので、！／Ｏからの割込み要求が
発生する都度システムバスを使用して、割込みベンディ
ング・ラッチを有効とする専用のコマンドを発行する必
要がな（なるから１／Ｏ割込み処理時のシステムバス負
荷が、軽減される利点がある。
間で通信する場合は同様に、割込みベンディング・ラッ
チのセット情報に従って、内部の割込みベンディング・
ラッチがセットされるので、！／Ｏからの割込み要求が
発生する都度システムバスを使用して、割込みベンディ
ング・ラッチを有効とする専用のコマンドを発行する必
要がな（なるから１／Ｏ割込み処理時のシステムバス負
荷が、軽減される利点がある。
Claims (1)
- 【特許請求の範囲】 複数の入出力装置を擁するＩ／Ｏアダプタがシステムバ
スを介して中央処理装置に接続されていて、 該シテスムバスを用いてＩ／Ｏアダプタと中央処理装置
間の情報転送、および、中央処理装置内の割込み保留レ
ジスタへの割り込み要求情報のセットを行なう如く構成
された系において、Ｉ／Ｏアダプタに、中央処理装置に
対して発するコマンドの内、前記割込み保留レジスタに
対して割り込み要求情報のセットを行なうためのコマン
ド以外のコマンドで転送するデータと共に中央処理装置
内の割込み保留レジスタにセットする情報を転送する手
段を設けると共に、中央処理装置に、該情報を受信した
とき割込み保留レジスタをセットする手段を設けたこと
を特徴とする割込み保留レジスタ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17703888A JPH0227460A (ja) | 1988-07-18 | 1988-07-18 | 割り込み保留レジスタ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17703888A JPH0227460A (ja) | 1988-07-18 | 1988-07-18 | 割り込み保留レジスタ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0227460A true JPH0227460A (ja) | 1990-01-30 |
Family
ID=16024060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17703888A Pending JPH0227460A (ja) | 1988-07-18 | 1988-07-18 | 割り込み保留レジスタ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0227460A (ja) |
-
1988
- 1988-07-18 JP JP17703888A patent/JPH0227460A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0458304B1 (en) | Direct memory access transfer controller and use | |
| JP2829091B2 (ja) | データ処理システム | |
| EP0319185B1 (en) | Method and apparatus for checking a state machine | |
| JPS6339072A (ja) | デ−タ処理システム | |
| JPH0227460A (ja) | 割り込み保留レジスタ制御方式 | |
| JP2574821B2 (ja) | ダイレクトメモリアクセス・コントローラ | |
| JP2679440B2 (ja) | 情報処理装置 | |
| JPS605370A (ja) | 共通バス制御システム | |
| JPH0145657B2 (ja) | ||
| JPS6378257A (ja) | 入出力制御装置 | |
| JP2667285B2 (ja) | 割込制御装置 | |
| JPH02166548A (ja) | 共通バス制御方式 | |
| JP2824890B2 (ja) | Ｓｃｓｉプロトコル制御装置 | |
| KR19990058631A (ko) | 디엠에이 콘트롤러 | |
| JP3442099B2 (ja) | データ転送記憶装置 | |
| JPS60136853A (ja) | デ−タ転送方式 | |
| JPS63300346A (ja) | Ｄｍａ制御方式 | |
| JPH01175656A (ja) | 高速データ転送方式 | |
| JPS58154030A (ja) | Ｄｍａ制御方式 | |
| JPH0429101B2 (ja) | ||
| JPS6368954A (ja) | 情報転送方式 | |
| JPS6111874A (ja) | 計算機間のデ−タ転送システム | |
| JPS6337418B2 (ja) | ||
| JPS60186955A (ja) | Ｄｍａ制御方式 | |
| JPH01114959A (ja) | メモリデータ転送方式 |