JPH02277279A - 同時焼成セラミック回路基板 - Google Patents

同時焼成セラミック回路基板

Info

Publication number
JPH02277279A
JPH02277279A JP9853189A JP9853189A JPH02277279A JP H02277279 A JPH02277279 A JP H02277279A JP 9853189 A JP9853189 A JP 9853189A JP 9853189 A JP9853189 A JP 9853189A JP H02277279 A JPH02277279 A JP H02277279A
Authority
JP
Japan
Prior art keywords
conductor
ceramic
circuit board
sb2o3
cracks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9853189A
Other languages
English (en)
Other versions
JPH0738493B2 (ja
Inventor
Junzo Fukuda
福田 順三
Kazuo Sugimoto
杉本 一男
Kuniharu Noda
野田 邦治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Narumi China Corp
Original Assignee
Narumi China Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Narumi China Corp filed Critical Narumi China Corp
Priority to JP9853189A priority Critical patent/JPH0738493B2/ja
Publication of JPH02277279A publication Critical patent/JPH02277279A/ja
Publication of JPH0738493B2 publication Critical patent/JPH0738493B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 七二九1へ1吐 E産業上の利用分野] 本発明は電子機器に使用されるセラミック多層回路基板
に関する。
[従来の技術] 一般に、セラミック多層回路基板はWまたはM。
を導体とする高アルミナ系の高温焼成<1500℃以上
)の多層回路基板を用いているが、アルミナは比誘電率
が高く、導体の導通抵抗も高いため、信号伝播遅延時間
も長くなりコンピュータ等の高速化、高性能化の障害と
なっていた。
このため、高温焼成多層回路基板に代わるものとして、
基板材料は、例えば特開昭60−260465号公報、
特開昭60−227311号公報等に、低融点ガラスに
アルミナを添加したセラミックやA1□0g−8iO□
CaO−MgO−B2O5系セラミック等を用い、さら
に導体は、例えばAg 、 Ag−Pd 、 Cu等の
低抵抗金属を用い、これらを多層に積層した後800〜
1100℃で焼成する同時焼成セラミック回路基板が発
表されている。ここで使用されているスルーホール用導
体ペーストは、Ag、 Ag−Pdが酸化雰囲気焼成で
使用されている。
[発明が解決しようとする課題1 導体としてのAgおよびAg−Pdは、熱膨張係数がセ
ラミックに比較し、著しく大きく、急激な温度変化によ
ってスルーホール中のAgおよびAg−Pdとセラミッ
クとの間に大きな引張応力あるいは圧縮応力がかかり、
導体中やセラミック中にクラックが発生しやすい欠点が
ある。またAg−Pdの場合、焼成中にPdが酸化膨張
し、セラミック中へのクラックが発生しやすいという欠
点があった。即ち、同時焼成セラミック基板の焼成中に
基板にクラックを発生させないスルーホール導体の開発
が課題であった。
主−遣づFバI【 [課題を解決するための手段] 本発明は、スルーホール充填導体がAg、  Rh、S
b2O3よりなり、その組成割合がAg 100重量部
に対しRhとSb2O3をそれぞれ、Xおよび7重量部
としたとき、X、Yが下記式の範囲内 (−5/2)X+10.0≧Y ≧(−5)X +0.
05、X≧0、Y≧0を満足することを特徴とする同時
焼成セラミック回路基板である。
[作用] 本発明は、その構成に示すように、同時焼成後のスルー
ホール導体組成の主組成であるAgに対しRh、 Sb
2O3を一定範囲量添加することで達成される。即ち、
本発明はペースト中のAg扮体に焼成後Sb2O.にな
るsb含有物を添加することによってAg焼結体をポー
ラス状としてAgとセラミック間の熱膨張係数の不一致
を防ぐことと、従来のペーストの欠点であるPdによる
焼成中の体積膨張を防ぐため、Pdを含有させないこと
で課題を解決したものと考えられる。
第1図に、本発明のAg 100重量部に対するSb、
O,とRh成分の添加量を図示した。その添加量の組成
限定理由は、第1図の斜線部の左下部ではその添加効果
が見られず、また斜線部の左上部では、導通抵抗が上昇
することおよび焼成収縮量が少なくなるためセラミック
の収縮率と一致しなくなり、焼成時にセラミック中にク
ラックが発生し易くなるためである。本発明に用いる金
属ペースト中のAg粉は、通常市販されている沈澱法ま
たはアトマイズ法等で作製された0粒径0.01〜10
0μm程度の粉末であり、球状あるいは扁平状粉末でよ
い、また添加するsbは、Sb2O.無機粉やsbレジ
ネート等の有機アンチモン化合物を用い、焼成後Sb2
0gとなるものであればよい。Rhも同様にRh金属粉
体やRhレジネート等の有機Rh化合物等で焼成後Rh
となるものを使用すればよい。
[実施例] 以下実施例で説明する。
同時焼成セラミック基板としてはCa0−Al□03−
5iO□−B203系ガラスとアルミナ粉の混合物を用
いた。
セラミックグリンシートは前記混合物と有機バインダー
(アクリル樹脂)、可塑剤(フタル酸ジブチル)、溶剤
(トルエンとブタノール混合)をボールミルで混合し、
ドクターブレード法にて厚み0.4 mmのセラミック
グリンシートを作製した。導体ペーストは第1表に示し
たそれぞれの金属成分の金属粉末・添加物と有機バイン
ダー(エチルセルロース、またはアクリル樹脂)と溶剤
(テレピネオール)の混合物を三本ロールでよく混合混
練して作製した。
スルーホールは穴径0.3mmφの大きさに金型を用い
て打ち抜き、導体ペーストをスクリン印刷法でスルーホ
ール内に充填した。
実施例1〜6は、第2図に示す同時焼成用グリーンシー
ト1.2.3を用いた本発明の実施例を示す、内部配線
用Ag導体ペースト4をグリーンシート2上に印刷し、
また外部に出るセラミックグリンシート1上には外部配
線用Ag−Pdペースト5を印刷しさらに、オーバーコ
ート8として外部配線用Ag−Pdペースト上にセラミ
ックグリーンシートと同一のセラミック材料を用いたペ
ーストを印刷した。こうして作製した配線印刷とスルー
ホール6内に本発明の導体となる導体ペースト7が充填
されたセラミックグリンシート1を第1層とし、2.3
層はスルーホールのないセラミックグリンシートとして
、この3枚を加熱圧着して積層した。
次いで、空気雰囲気中の900°Cで焼成して同時焼成
セラミック回路基板とした。こうして得た試験片を用い
て信頼性試験として、温度サイクル試験(条件は一40
℃〜+150℃、100サイクル)を行って、導通抵抗
の変化率、またセラミックおよび導体周辺のクラック発
生の有無を調べた。その結果を第1表に示した。
第1表 実施例4のSb2O.はsbレジネートで添加し、その
ほかは5b2o、無機物で添加した。また、実施例1の
RhはRhレジネートで添加し、そのほかはRh金属粉
末で添加した。
実施例では信頼性試験後、導体周辺および導体中にクラ
ックの発生は全くなく、また導通抵抗の変化率は±0.
9X以内であった。一方、比較例2は、焼成後には、ク
ラックの発生はみられなかったが、温度サイクル試験後
にクラックが発生し導通抵抗の変化率は+2%以上であ
った。比較例は焼成後にオーバコートにクラックの発生
がみられた。
なお、本発明はスルーホールと必要な配線を有する1層
の回路基板であっても良いことは当然であり、スルーホ
ール導体を形成する必要があるセラミック多層回路基板
を作製する全てに利用できる。また、セラミックグリン
シートの代わりにセラミック絶縁体ペーストを用いて多
層化する、いわゆる印刷積層多層回路基板にも応用でき
る。
ハ2発明の効果 本発明によれば、スルーホール導体およびその周辺にク
ラックの発生のない高信頼性の同時焼成セラミック回路
基板を低温焼成で得ることができる。
【図面の簡単な説明】
第1図は本発明のRhとSb2O3の範囲を図示したも
ので斜線部が本発明の範囲を示す。 第2図は本発明の1実施例を示すセラミック多層配線基
板の断面図である。 1.2.3・・・セラミックグリンシート、4・・・内
層導体、5・・・外層導体、6・・・スルーホール、7
・・・スルーホール導体、8・・・オーバーコート。 特許出願人   鳴海製陶株式会社 第2図 手続補正書(自発) 1゜ 2゜ 3゜ 事件の表示 平成1年特許願第098531、 発明の名称 同時焼成セラミック回路基板 補正をする者 事件との関係  特許出願人 〒 458 住所 名古屋市緑区鳴海町字伝治山3番地4゜ 5゜ 6゜ 補正の命令の日付 補正の対象 図面の第1図 補正の内容 別紙のとおり 自発 X=Rh (重量部)

Claims (1)

    【特許請求の範囲】
  1. (1)スルーホール充填導体がAg、Rh、Sb_2O
    _3よりなり、その組成割合がAg100重量部に対し
    RhとSb_2O_3をそれぞれ、XおよびY重量部と
    したとき、X、Yが下記式の範囲内 (−5/2)X+10.0≧Y≧(−5)X+0.05
    、X≧0,Y≧0を満足することを特徴とする同時焼成
    セラミック回路基板。
JP9853189A 1989-04-18 1989-04-18 同時焼成セラミック回路基板 Expired - Lifetime JPH0738493B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9853189A JPH0738493B2 (ja) 1989-04-18 1989-04-18 同時焼成セラミック回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9853189A JPH0738493B2 (ja) 1989-04-18 1989-04-18 同時焼成セラミック回路基板

Publications (2)

Publication Number Publication Date
JPH02277279A true JPH02277279A (ja) 1990-11-13
JPH0738493B2 JPH0738493B2 (ja) 1995-04-26

Family

ID=14222262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9853189A Expired - Lifetime JPH0738493B2 (ja) 1989-04-18 1989-04-18 同時焼成セラミック回路基板

Country Status (1)

Country Link
JP (1) JPH0738493B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0584726A1 (en) * 1992-08-21 1994-03-02 Sumitomo Metal Ceramics Inc. Method of fabricating ceramic circuit substrate
JPH0669651A (ja) * 1992-08-21 1994-03-11 Sumitomo Kinzoku Ceramics:Kk セラミックス回路基板の製造方法
JPH07235215A (ja) * 1994-02-24 1995-09-05 Nikko Co スルーホール充填用導体ペースト
JPH08222852A (ja) * 1995-02-14 1996-08-30 Nikko Co 導体充填スルーホールの製造方法
US5723073A (en) * 1995-03-30 1998-03-03 Sumitomo Metal (Smi) Electronics Devices Inc. Conductive paste containing 2-tetradecanol and ceramic circuit substrate using the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0584726A1 (en) * 1992-08-21 1994-03-02 Sumitomo Metal Ceramics Inc. Method of fabricating ceramic circuit substrate
JPH0669651A (ja) * 1992-08-21 1994-03-11 Sumitomo Kinzoku Ceramics:Kk セラミックス回路基板の製造方法
JPH07235215A (ja) * 1994-02-24 1995-09-05 Nikko Co スルーホール充填用導体ペースト
JPH08222852A (ja) * 1995-02-14 1996-08-30 Nikko Co 導体充填スルーホールの製造方法
US5723073A (en) * 1995-03-30 1998-03-03 Sumitomo Metal (Smi) Electronics Devices Inc. Conductive paste containing 2-tetradecanol and ceramic circuit substrate using the same
DE19611239B4 (de) * 1995-03-30 2005-10-06 Murata Manufacturing Co. Ltd. Leitfähige Paste

Also Published As

Publication number Publication date
JPH0738493B2 (ja) 1995-04-26

Similar Documents

Publication Publication Date Title
US4109377A (en) Method for preparing a multilayer ceramic
KR100462289B1 (ko) 도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법
JPH0361359B2 (ja)
JP3944791B2 (ja) セラミック多層プリント回路基板
JPS62265795A (ja) コンデンサ内蔵セラミツクス基板
JPH02277279A (ja) 同時焼成セラミック回路基板
US5011530A (en) Metallizing composition for use with ceramics
JP3127797B2 (ja) コンデンサ内蔵ガラスセラミック基板
JPH01201090A (ja) セラミック用メタライズ組成物
JPH0530317B2 (ja)
JPH04154104A (ja) 積層セラミックコンデンサ
JPS6030196A (ja) 多層回路基板の製造方法
JPS63292504A (ja) 導体ペ−スト
JPH01138792A (ja) セラミック多層回路基板
JPH02122598A (ja) セラミック多層配線基板とその製造方法
JP3222296B2 (ja) 導電性インキ
JPH0680897B2 (ja) セラミツク銅多層配線基板の製造方法
JPH08134388A (ja) 導電性インキ
JPH088505A (ja) 低温焼成セラミック回路基板およびその製造法
JPH0632379B2 (ja) セラミツク配線基板の製造方法
JP2615970B2 (ja) 内部に導体、抵抗体を配線したA▲l▼N多層基板の製造方法
JP3093602B2 (ja) セラミック回路基板の製造方法
JP2505107B2 (ja) セラミック多層配線基板およびその製造法
JPH01321691A (ja) 厚膜セラミック多層基板の製造方法
JPH09153681A (ja) 低温焼成基板製造用内蔵抵抗ペースト

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090426

Year of fee payment: 14

EXPY Cancellation because of completion of term