JPH01138792A - セラミック多層回路基板 - Google Patents

セラミック多層回路基板

Info

Publication number
JPH01138792A
JPH01138792A JP29714887A JP29714887A JPH01138792A JP H01138792 A JPH01138792 A JP H01138792A JP 29714887 A JP29714887 A JP 29714887A JP 29714887 A JP29714887 A JP 29714887A JP H01138792 A JPH01138792 A JP H01138792A
Authority
JP
Japan
Prior art keywords
holes
multilayer circuit
paste
powder
green sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29714887A
Other languages
English (en)
Inventor
Junzo Fukuda
福田 順三
Masashi Fukaya
昌志 深谷
Kazuo Sugimoto
杉本 一男
Susumu Nishigaki
進 西垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Narumi China Corp
Original Assignee
Narumi China Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Narumi China Corp filed Critical Narumi China Corp
Priority to JP29714887A priority Critical patent/JPH01138792A/ja
Publication of JPH01138792A publication Critical patent/JPH01138792A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Conductive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 歪ユ」l朋!口1碧− [産業上の利用分腎コ 本発明は電子機器に使用されるセラミック多層回路基板
に関する。
[従来の技術] 一般にセラミック多層回路基板はWまたはMoを導体と
する高アルミナ系の高温焼成(1500℃以上)の多層
回路基板を使用されているが、アルミナは誘電率が高く
、導通抵抗も高いため、信号伝播遅延時間も長くなりコ
ンピュータ等の高速化、高性能化および高密度化の障害
となっていた。
このため、高温焼成多層回路基板に代わるものとして、
基板材料は、例えば特開昭60−260465号公報、
特開昭60−227311号公報等には低融点ガラスに
アルミナを添加したセラミックやA1□0g−8i02
−CaO−MgO−BzOs系セラミック等を用い、さ
らに導体は、例えばAg 、Ag−Pd 、 Cu等の
低抵抗金属を用い、これらを多層に積層した低温焼成セ
ラミック多層回路基板の開発が進められている。
この一般的な製造方法は第2図にフローチャートとして
示した。そこで使用されているスルホール用導体ペース
トは■導通抵抗が低いこと、■セラミックの焼成は80
0℃〜1000℃で焼結可能なこと、■できるだけ安価
なこと等を考慮して金属成分が決められている。こうし
た要求を満足させるものとして、例えば酸化雰囲気(空
気)焼成ではAg−Pdが開発され広く用いられるよう
になっている。
[発明が解決しようとする問題点] しかし、スルホール用としては、セラミックグリンシー
トの焼成体積収縮率と適合させるために、Ag/Pdの
組成重量比率を調整する必要がある0通常セラミックグ
リンシートの焼成体積収縮率は35%S50%の範囲に
ある。一方Ag−Pdの焼成体積収縮率はAg/Pdの
比率により変化する。特に、Pdは酸化し易く、300
℃〜700℃の焼成温度域で酸化してPdOを生成し、
その際体積膨張を起こす、−方、この温度域ではセラミ
ックグリンシートの結合剤としての有機バインダーはす
でに大部分は飛散しているし、セラミックグリンシート
の焼結は進んでいない状態であるため、結合強度は小さ
く、スルホール中のAg−Pdの体積膨張により、セラ
ミック部にクラックが発生したり、スルホール部で積層
したセラミックグリンシートが押し上げられてデラミネ
ーションを起こす、特に、スルホールの穴径が大きい、
および/または隣接するスルホールの間隔が短い場合に
、スルホールとスルホールの間にクラックが発生する。
そのため、隣接するスルホールの間隔を長くする必要が
あって、高密度化できないという欠点を持っていた。
本発明は、前述の欠点を防止し、高信頼性であり、生産
性にも優れ、高密度化が可能なセラミック多層回路基板
を低温焼成で得ることを目的とする。
ジー B(7’[【 [問題点を解決するための手段1 本発明はセラミックグリンシートにスルホール形成し、
前記スルホール内を金属成分AgおよびPdと有機ビヒ
クルよりなるペーストで充填した後、焼成して製造され
るセラミック多層回路基板において、前記金属成分10
0重量部に対して、Pdは8重量部〜30重量部で且つ
焼成中の酸化増量は1.0重量部以下となる組成である
ことを特徴とするセラミック多層回路基板である。
またスルホールをペーストで充填したセラミックグリン
シートの焼成温度は800℃〜1000℃であることを
特徴とする。
[作用] 本発明においてセラミックグリンシートと同一の焼成体
積収縮率を得る範囲はAg/Pdの重量比率で9278
〜70/30の範囲である。すなわち、Pd分は8%〜
30%の範囲である。
Pdの酸化による酸化増量1.0%以下のAg−Pd金
属成分は、Ag−Pd共沈粉末やAg−Pd合金粉末等
を用いることにより達成される。このAg−Pd共沈粉
末は、一般的にはAg、Pdのそれぞれの塩、例えば硝
酸塩を所望の割合で混合し、その水溶液中に還元剤、例
えばヒドラジンを加え、沈殿させ水分を取り除き作製さ
れる。またAg−Pd合金粉末は、−鍛的にはAgとP
dの酸化物を所望の割合で混合した後、水素中で加熱還
元させる方法で作製される。
この金属粉末を有機ビヒクル、例えばエチルセルロース
をテレピネオールに溶解したものを用いて、三本ロール
でよく混合混線してペースト化される。
[実施例1 本発明の実施例1−4を示す。
実施例1−4のいずれも、低温焼成セラミック基板はC
aO−A1203−3i02−B20S系ガラスとアル
ミナ粉の混合物を用いた。
セラミックグリンシートは前記混合物と有機バイダー(
アクリル樹脂)、可塑剤(フタル酸ジプチル)、溶剤(
トルエンとブタノール混合)をボールミルで混合し、ド
クターブレード法で厚み0.4 armのセラミックグ
リンシートを作製した。
導体ペーストは前述のAg−Pd共沈粉およびAg−P
d合金粉のほかに金属塩溶液から還元剤を用いて金属粉
末を沈殿させる等の方法で作製された球状あるいは粒状
のAg粉およびPd粉を用いて第1表に示した重量比率
の金属粉末と有機バインダー(エチルセルロース、また
はアクリル樹脂)と溶剤(テレピネオール)との混合物
を三本ロールでよく混合混練してペースト化して作製し
た。
セラミックグリンシートのスルホール形成は金型を用い
て、穴径帆5■φの大きさに打ち抜き、隣接するスルホ
ールの間隔は1.5mmとし、スルホール内へのペース
トの充填はスクリーン印刷法で行った。それぞれのスル
ホール間はAgペーストで配線し、第1図に示したよう
に、こうして作製されたセラミックグリンシートを第1
1!lとして、2゜3JWはスルホールのないセラミッ
クグリンシートとして加熱圧着してf!!層し、焼成を
900℃で20分保持して試験片を作製した。
焼成後のセラミック多層回路基板のクラックおよびデラ
ミネションの有無やスルホールの断線の有無を検査し、
結果を第1表に示した。
なお、酸化湯量の測定は熱天秤装置を用いて、スルホー
ル内へ充填したペーストを焼成温度300℃〜700℃
の範囲で行ったもので、第1表にその結果を示した。
なお、比較のため金属塩溶液から還元剤を用いて金属粉
末を沈殿させる等の方法で作製されたAg、Pdの球状
あるいは粒状金属粉末を第1表に示したそれぞれの金属
成分割合で作製した。
実施例の14はスルホール周辺のクラック、またデラミ
ネーションは見られなかった。一方、比較例の1.2は
スルホール周辺にクラックが発生した。ただし、比較例
3にはクラックは発生しなかったが収縮率の不適合のた
めスルホールでの断線という欠陥が生じた。勿論、実施
例1−4にはスルホールの断線はなかった。
酸化増量は実施13’1l−4の全て1.Ox以下であ
る。
比較例1,2は、1.0z以上の酸化増量を示した。た
だし、比較例3はPd量が少なく酸化増量は1.0%以
下であったが、前述のようにスルホール断線という欠陥
があった。
加熱圧着前に必要に応じて内外層の電気配線はAg、A
g−Pd 、 Auなどの低抵抗導電材料やRuO2、
Bi2Ru2O7などの抵抗材料を用いて印刷形成する
こともできる。ただし、外N(表面)の導体や抵抗体は
焼成後形成することも可能である。なお、本発明はスル
ホール導体を形成す必要があるセラミック多層回路基板
を作製する全てに利用できる。
また、セラミックグリンシートの代わりにセラミック絶
縁体ペーストを用いて多層化する、いわゆる印刷積層多
層回路基板にも応用できる。
ヘエl匪へ11 本発明によれば、スルホール導体の周辺にPdの酸化に
よる体積膨張は小さく、従ってクラックやデラミネーシ
ョンの発生のない高信頼性で且つ生産性に優れ、隣接す
るスルホールの間隔も短く、回路の高密度化が可能なセ
ラミック多層回路基板を低温焼成で得られる効果がある
【図面の簡単な説明】
第1図は本発明の1実施例を示すセラミック多層回路基
板の断面図 第2図はセラミック多層回路基板の工程のフローチャー
ト ド・・セラミックグリンシート 2・・・スルホール3
・・・外層導体      4・・・内層導体特許出願
人   鳴海製陶株式会社 第1図

Claims (2)

    【特許請求の範囲】
  1. (1)セラミックグリンシートにスルホール形成し、前
    記スルホール内を金属成分AgおよびPdと有機ビヒク
    ルよりなるペーストで充填した後、焼成して製造される
    セラミック多層回路基板において、前記金属成分100
    重量部に対して、Pdは8重量部〜30重量部で且つ焼
    成中の酸化増量は1.0重量部以下となる組成であるこ
    とを特徴とするセラミック多層回路基板。
  2. (2)スルホール内を前記ペーストで充填したセラミッ
    クグリンシートの焼成温度は800℃〜1000℃であ
    ることを特徴とする特許請求の範囲第1項記載のセラミ
    ック多層回路基板。
JP29714887A 1987-11-25 1987-11-25 セラミック多層回路基板 Pending JPH01138792A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29714887A JPH01138792A (ja) 1987-11-25 1987-11-25 セラミック多層回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29714887A JPH01138792A (ja) 1987-11-25 1987-11-25 セラミック多層回路基板

Publications (1)

Publication Number Publication Date
JPH01138792A true JPH01138792A (ja) 1989-05-31

Family

ID=17842822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29714887A Pending JPH01138792A (ja) 1987-11-25 1987-11-25 セラミック多層回路基板

Country Status (1)

Country Link
JP (1) JPH01138792A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0584726A1 (en) * 1992-08-21 1994-03-02 Sumitomo Metal Ceramics Inc. Method of fabricating ceramic circuit substrate
JPH07176864A (ja) * 1993-12-21 1995-07-14 Fujitsu Ltd 多層セラミック基板の製造方法
KR100343903B1 (ko) * 1999-11-02 2002-07-19 주식회사 디에이피 다층 인쇄회로기판의 블라인드 비아홀 제조공법
EP1083578A4 (en) * 1999-03-30 2007-01-10 Matsushita Electric Industrial Co Ltd Conductive paste, multiple layer ceramic substrate and method of making the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5878496A (ja) * 1981-10-14 1983-05-12 日本電気株式会社 多層セラミツク基板
JPS61108192A (ja) * 1984-10-31 1986-05-26 日本電気株式会社 低温焼結多層セラミツク基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5878496A (ja) * 1981-10-14 1983-05-12 日本電気株式会社 多層セラミツク基板
JPS61108192A (ja) * 1984-10-31 1986-05-26 日本電気株式会社 低温焼結多層セラミツク基板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0584726A1 (en) * 1992-08-21 1994-03-02 Sumitomo Metal Ceramics Inc. Method of fabricating ceramic circuit substrate
US5456778A (en) * 1992-08-21 1995-10-10 Sumitomo Metal Ceramics Inc. Method of fabricating ceramic circuit substrate
JPH07176864A (ja) * 1993-12-21 1995-07-14 Fujitsu Ltd 多層セラミック基板の製造方法
EP1083578A4 (en) * 1999-03-30 2007-01-10 Matsushita Electric Industrial Co Ltd Conductive paste, multiple layer ceramic substrate and method of making the same
KR100343903B1 (ko) * 1999-11-02 2002-07-19 주식회사 디에이피 다층 인쇄회로기판의 블라인드 비아홀 제조공법

Similar Documents

Publication Publication Date Title
JPS5852900A (ja) セラミツク多層配線板の製造方法
JPH06224560A (ja) セラミック多層配線基板
WO2000060613A1 (en) Conductive paste, ceramic multilayer substrate, and method for manufacturing ceramic multilayer substrate
JP3422233B2 (ja) バイアホール用導電性ペースト、およびそれを用いた積層セラミック基板の製造方法
JPH01138792A (ja) セラミック多層回路基板
JPH06100377A (ja) 多層セラミック基板の製造方法
JP2003324268A (ja) 導体ペースト及び印刷方法並びにセラミック多層回路基板の製造方法
JPH01138793A (ja) セラミック多層回路基板
JPH02277279A (ja) 同時焼成セラミック回路基板
JP2615970B2 (ja) 内部に導体、抵抗体を配線したA▲l▼N多層基板の製造方法
JP2002016345A (ja) 導電性ペーストおよび導電性粉末組成物、グリーンシート、セラミック多層回路基板およびその製造方法
JPH088505A (ja) 低温焼成セラミック回路基板およびその製造法
JPH0680897B2 (ja) セラミツク銅多層配線基板の製造方法
JPH08134388A (ja) 導電性インキ
JPS61289691A (ja) メタライズ組成物
JP2003323816A (ja) 導体組成物
JPH0613756A (ja) 導体ペースト組成物
JP3151920B2 (ja) セラミックス多層基板の製造方法
JPS6085598A (ja) 多層配線基板
JP3071514B2 (ja) 多層回路基板
JPS622597A (ja) セラミツク配線基板の製造方法
JPH11220260A (ja) 低温焼成セラミック多層基板の製造方法
JPH05347484A (ja) ビア形成ペーストおよびビア形成方法
JPS60165795A (ja) 多層基板およびその製造方法
JP2505107B2 (ja) セラミック多層配線基板およびその製造法